浮标基水下声信号处理平台设计与实现
| 摘要 | 第1-6页 |
| ABSTRACT | 第6-9页 |
| 第1章 绪论 | 第9-15页 |
| ·课题研究背景 | 第9-10页 |
| ·系统概述 | 第10-11页 |
| ·浮标子系统结构 | 第11页 |
| ·船载显控分系统 | 第11页 |
| ·现代电子技术 | 第11-13页 |
| ·可编程逻辑器件 | 第11-12页 |
| ·数字信号处理器 | 第12-13页 |
| ·工作任务和论文结构 | 第13-15页 |
| 第2章 水下声信号处理平台的总体设计 | 第15-27页 |
| ·水下声信号处理平台结构概述 | 第15-16页 |
| ·水下声信号处理平台数字板核心器件选型 | 第16-21页 |
| ·数字信号处理器 | 第17-18页 |
| ·现场可编程逻辑器件 | 第18-19页 |
| ·存储器 | 第19-21页 |
| ·水下声信号处理平台模拟板核心器件选型 | 第21-26页 |
| ·模数转换器（ADC） | 第21-24页 |
| ·光电耦合器 | 第24-25页 |
| ·运算放大器 | 第25-26页 |
| ·本章小结 | 第26-27页 |
| 第3章 水下声信号处理平台硬件设计和调试 | 第27-38页 |
| ·电源系统设计 | 第27-31页 |
| ·单板系统功耗估算 | 第28-30页 |
| ·电源硬件设计 | 第30-31页 |
| ·DSP 及其相关硬件设计 | 第31-34页 |
| ·JTAG 调试和程序加载 | 第31-32页 |
| ·SDRAM | 第32-33页 |
| ·DSP1 和DSP2 间的通信 | 第33-34页 |
| ·FPGA 及其相关硬件设计 | 第34-36页 |
| ·调试和配置电路 | 第34-35页 |
| ·NAND Flash | 第35-36页 |
| ·光耦电路设计 | 第36页 |
| ·模数转换器电路设计 | 第36-37页 |
| ·本章小结 | 第37-38页 |
| 第4章 水下声信号处理平台软件设计和调试 | 第38-60页 |
| ·FPGA 内部逻辑概述 | 第38-39页 |
| ·多通道缓冲串口接口设计 | 第39-41页 |
| ·McBSP FPGA 端发射逻辑设计 | 第40-41页 |
| ·McBSP FPGA 端接收逻辑设计 | 第41页 |
| ·模数转换器接口设计 | 第41-46页 |
| ·AIC33 数据接口模块FPGA 逻辑设计 | 第41-43页 |
| ·AIC33 控制端口DSP 程序设计 | 第43-44页 |
| ·ADS8326 接口模块逻辑设计 | 第44-46页 |
| ·NAND Flash 控制器逻辑设计 | 第46-59页 |
| ·NAND Flash 控制器的主控状态 | 第50-52页 |
| ·读NAND Flash 芯片ID | 第52-53页 |
| ·读NAND Flash 设计 | 第53-54页 |
| ·编程NAND Flash 设计 | 第54-55页 |
| ·擦除NAND Flash | 第55-56页 |
| ·坏块管理 | 第56-59页 |
| ·FIFO 的使用和控制逻辑设计 | 第59页 |
| ·本章小结 | 第59-60页 |
| 结论 | 第60-61页 |
| 参考文献 | 第61-63页 |
| 致谢 | 第63-64页 |
| 附录A | 第64页 |
