| 摘要 | 第4-5页 |
| abstract | 第5页 |
| 第一章 绪论 | 第11-18页 |
| 1.1 研究背景 | 第11-14页 |
| 1.1.1 多核处理器概述 | 第11-12页 |
| 1.1.2 三维集成电路技术概述 | 第12-13页 |
| 1.1.3 新型非易失性存储器技术概述 | 第13-14页 |
| 1.2 国内外研究现状 | 第14-16页 |
| 1.2.1 三维多核处理器架构设计研究 | 第14-15页 |
| 1.2.2 三维多核处理器缓存设计研究 | 第15-16页 |
| 1.3 论文的研究内容 | 第16页 |
| 1.4 论文的组织结构 | 第16-18页 |
| 第二章 新型NVM简介与性能分析仿真 | 第18-28页 |
| 2.1 新型NVM基本原理 | 第18-20页 |
| 2.1.1 PCM简介 | 第18-19页 |
| 2.1.2 STT-RAM简介 | 第19页 |
| 2.1.3 RRAM简介 | 第19-20页 |
| 2.2 新型NVM与传统存储器的比较 | 第20-22页 |
| 2.3 STT-RAM的建模分析 | 第22-23页 |
| 2.4 STT-RAMCache仿真结果与分析 | 第23-27页 |
| 2.4.1 NVSim简介 | 第23-24页 |
| 2.4.2 STT-RAMCache参数配置 | 第24-25页 |
| 2.4.3 STT-RAMCache实验结果 | 第25-27页 |
| 2.5 本章小结 | 第27-28页 |
| 第三章 面向混合缓存三维多核处理器仿真平台设计 | 第28-36页 |
| 3.1 面向NVM混合缓存三维多核处理器仿真平台结构设计 | 第28-29页 |
| 3.2 仿真模拟器介绍 | 第29-32页 |
| 3.2.1 gem5简介 | 第29-31页 |
| 3.2.2 McPAT简介 | 第31-32页 |
| 3.3 混合缓存架构三维多核处理器仿真平台关键问题 | 第32-35页 |
| 3.3.1 gem5中实现新型NVM读写不一致特性 | 第32-34页 |
| 3.3.2 gem5与McPAT集成的数据格式转换 | 第34-35页 |
| 3.4 本章小结 | 第35-36页 |
| 第四章 三维多核处理器混合缓存布局研究 | 第36-49页 |
| 4.1 基于片上网络的三维多核处理器功耗模型 | 第36-39页 |
| 4.1.1 处理器核功耗 | 第36-37页 |
| 4.1.2 缓存层次结构功耗 | 第37-38页 |
| 4.1.3 互连结构功耗 | 第38-39页 |
| 4.2 面向温度优化的三维多核处理器布局原则 | 第39-41页 |
| 4.3 面向三维多核处理器的混合缓存球形布局策略 | 第41-45页 |
| 4.3.1 非一致缓存架构 | 第42-43页 |
| 4.3.2 混合缓存球形布局设计 | 第43-45页 |
| 4.4 仿真结果与分析 | 第45-48页 |
| 4.5 本章小结 | 第48-49页 |
| 第五章 三维多核处理器混合缓存数据迁移策略 | 第49-56页 |
| 5.1 数据迁移存在的问题 | 第49-51页 |
| 5.1.1 多核处理器数据迁移抖动 | 第50-51页 |
| 5.1.2 混合缓存数据迁移失效 | 第51页 |
| 5.2 三维多核处理器混合缓存数据迁移策略 | 第51-52页 |
| 5.3 实验与结果分析 | 第52-55页 |
| 5.3.1 实验环境 | 第52-53页 |
| 5.3.2 结果分析 | 第53-55页 |
| 5.4 本章小结 | 第55-56页 |
| 第六章 总结与展望 | 第56-58页 |
| 6.1 论文总结 | 第56-57页 |
| 6.2 工作展望 | 第57-58页 |
| 参考文献 | 第58-63页 |
| 致谢 | 第63-64页 |
| 在学期间的研究成果及发表的学术论文 | 第64页 |
