可逆及超并行异步电路设计
| 中文摘要 | 第3-4页 |
| 英文摘要 | 第4-5页 |
| 1 绪论 | 第8-14页 |
| 1.1 课题研究背景与意义 | 第8-10页 |
| 1.1.1 课题研究背景 | 第8-9页 |
| 1.1.2 课题研究意义 | 第9-10页 |
| 1.2 研究现状与发展方向 | 第10-12页 |
| 1.2.1 研究现状 | 第10-11页 |
| 1.2.2 发展方向 | 第11-12页 |
| 1.3 本文组织结构 | 第12-14页 |
| 2 异步电路的特性及元件介绍 | 第14-22页 |
| 2.1 延迟不敏感电路 | 第14-15页 |
| 2.2 延迟不敏感元件 | 第15-18页 |
| 2.3 模块信号处理 | 第18-19页 |
| 2.4 本章小结 | 第19-22页 |
| 3 可逆电路的特性及元件介绍 | 第22-30页 |
| 3.1 可逆逻辑 | 第22页 |
| 3.2 可逆逻辑门 | 第22-25页 |
| 3.3 可逆时序机 | 第25页 |
| 3.4 可逆逻辑元件 | 第25-28页 |
| 3.5 本章小结 | 第28-30页 |
| 4 基于生命游戏的异步电路设计 | 第30-46页 |
| 4.1 新的生命游戏规则 | 第30-31页 |
| 4.2 可扩展的延迟不敏感电路模型 | 第31-36页 |
| 4.2.1 Cell模型 | 第31-32页 |
| 4.2.2 同步器 | 第32-34页 |
| 4.2.3 可扩展模型 | 第34-36页 |
| 4.3 延迟不敏感元件实现电路 | 第36-43页 |
| 4.3.1 触发器 | 第36-38页 |
| 4.3.2 计数器 | 第38-39页 |
| 4.3.3 解析器 | 第39-41页 |
| 4.3.4 延迟不敏感电路 | 第41-43页 |
| 4.4 本章小结 | 第43-46页 |
| 5 基于二元决策图的可逆电路设计 | 第46-74页 |
| 5.1 二元决策图 | 第46-49页 |
| 5.2 可扩展的可逆逻辑电路模型 | 第49-57页 |
| 5.2.1 基于BDD的可逆电路概念模型 | 第49-50页 |
| 5.2.2 模拟决策节点的Node模块 | 第50-54页 |
| 5.2.3 Node模块间的互连 | 第54-57页 |
| 5.2.4 输入元件IE和输出元件OE | 第57页 |
| 5.3 基于BDD的可逆逻辑电路 | 第57-67页 |
| 5.4 分解可逆逻辑电路模块至可逆逻辑元件 | 第67-72页 |
| 5.4.1 可逆逻辑元件3-RD和3-IRD | 第67-68页 |
| 5.4.2 分解Node模块至可逆逻辑元件 | 第68-70页 |
| 5.4.3 分解IE和OE至可逆逻辑元件 | 第70-71页 |
| 5.4.4 分解可逆元件至RT和IRT | 第71-72页 |
| 5.5 本章小结 | 第72-74页 |
| 6 总结与展望 | 第74-76页 |
| 6.1 总结 | 第74-75页 |
| 6.2 展望 | 第75-76页 |
| 致谢 | 第76-78页 |
| 参考文献 | 第78-82页 |
| 附录 | 第82页 |
| A.作者在攻读学位期间申请的专利 | 第82页 |
| B.作者在攻读学位期间发表的论文目录 | 第82页 |
