频率标准源的精密频率改正技术的研究
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-16页 |
| 第一章 绪论 | 第16-20页 |
| 1.1 课题研究的背景和意义 | 第16-17页 |
| 1.2 国内外研究现状 | 第17-18页 |
| 1.3 论文主要内容及各章节安排 | 第18-20页 |
| 第二章 老化频率漂移补偿及传统的频率测量 | 第20-30页 |
| 2.1 频率源的老化补偿方法 | 第20-23页 |
| 2.1.1 晶体振荡器的老化补偿 | 第20-21页 |
| 2.1.2 铷原子钟的老化补偿 | 第21-22页 |
| 2.1.3 时钟同步的微步移相器 | 第22-23页 |
| 2.2 传统的频率测量方法 | 第23-28页 |
| 2.2.1 直接计数法 | 第23-25页 |
| 2.2.2 相位重合检测法 | 第25-26页 |
| 2.2.3 双混频时差法 | 第26-28页 |
| 2.3 本章小结 | 第28-30页 |
| 第三章 直接数字测量及闸门的形成 | 第30-40页 |
| 3.1 直接数字测量原理 | 第30-35页 |
| 3.1.1 时钟游标效应 | 第30-31页 |
| 3.1.2 ADC的特殊量化 | 第31-32页 |
| 3.1.3 数字边沿效应和量化误差的抑制 | 第32-35页 |
| 3.2 虚拟测量闸门的形成 | 第35-38页 |
| 3.2.1 测量门时的产生及算法的设计 | 第35-36页 |
| 3.2.2 正负频差的识别 | 第36-38页 |
| 3.3 本章小结 | 第38-40页 |
| 第四章 精密频率改正器样机的研制实现 | 第40-64页 |
| 4.1 精密频率改正器的总体方案设计 | 第40-50页 |
| 4.1.1 单路AD的系统方案设计 | 第40-44页 |
| 4.1.2 两路AD的系统方案设计 | 第44-47页 |
| 4.1.3 高精度驱动VCXO的双路DAC设计 | 第47-50页 |
| 4.2 精密频率改正器系统的硬件实现 | 第50-57页 |
| 4.2.1 STM32主控模块 | 第50-52页 |
| 4.2.2 FPGA高精度测频模块 | 第52-53页 |
| 4.2.3 ADC采集模块 | 第53-54页 |
| 4.2.4 电源和高精度DAC输出电路 | 第54-56页 |
| 4.2.5 按键功能模块 | 第56-57页 |
| 4.3 精密频率改正器系统的软件实现 | 第57-62页 |
| 4.3.1 STM32控制软件设计 | 第58-60页 |
| 4.3.2 FPGA高精度测频模块软件设计 | 第60-62页 |
| 4.3.3 上位机软件设计 | 第62页 |
| 4.4 本章小结 | 第62-64页 |
| 第五章 精密频率改正器样机的实验验证和误差分析 | 第64-74页 |
| 5.1 精密频率改正器样机的自校实验 | 第64-66页 |
| 5.2 精密频率改正器样机的改正实验 | 第66-68页 |
| 5.3 精密频率改正器系统的误差分析 | 第68-71页 |
| 5.3.1 闸门计数误差 | 第68-70页 |
| 5.3.2 系统性能引起的误差 | 第70-71页 |
| 5.4 精密频率改正器样机的使用说明 | 第71-73页 |
| 5.4.1 操作面板介绍 | 第71-72页 |
| 5.4.2 操作方法介绍 | 第72-73页 |
| 5.5 本章小结 | 第73-74页 |
| 第六章 总结与展望 | 第74-76页 |
| 6.1 本文总结 | 第74-75页 |
| 6.2 研究展望 | 第75-76页 |
| 参考文献 | 第76-78页 |
| 致谢 | 第78-80页 |
| 作者简介 | 第80-82页 |
| 附录 | 第82-96页 |
| 附录A XC6SLX9 FPGA原理图 | 第82-83页 |
| 附录B LTC2298采集板原理图 | 第83-84页 |
| 附录C 按键模块整体结构原理图 | 第84-85页 |
| 附录D 样机电路板PCB图 | 第85-87页 |
| 附录E 部分程序代码 | 第87-96页 |
