基于CPU-GPU异构平台的OTN性能测试系统研究与实现
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第13-15页 |
| 1.1 引言 | 第13页 |
| 1.2 研究内容 | 第13页 |
| 1.3 国内外研究现状 | 第13-14页 |
| 1.4 系统功能 | 第14页 |
| 1.5 论文组织结构 | 第14-15页 |
| 第二章 OTN技术基础 | 第15-24页 |
| 2.1 OTN相关规范 | 第15-18页 |
| 2.1.1 国际规范 | 第15-18页 |
| 2.1.2 国内规范 | 第18页 |
| 2.2 OTN信道结构 | 第18-21页 |
| 2.2.1 光信道层子域映射 | 第19-20页 |
| 2.2.2 光信道层子域功能 | 第20-21页 |
| 2.3 客户业务映射 | 第21-22页 |
| 2.4 软件定义OTN | 第22-23页 |
| 2.5 本章小结 | 第23-24页 |
| 第三章 需求分析 | 第24-33页 |
| 3.1 需求分析 | 第24-26页 |
| 3.1.1 功能需求 | 第24-25页 |
| 3.1.1.1 业务映射功能需求 | 第24页 |
| 3.1.1.2 业务解映射功能需求 | 第24-25页 |
| 3.1.2 性能需求 | 第25-26页 |
| 3.2 系统硬件结构 | 第26-27页 |
| 3.2.1 硬件介绍 | 第26-27页 |
| 3.2.2 系统硬件架构 | 第27页 |
| 3.3 异构计算程序设计 | 第27-32页 |
| 3.3.1 平台模型 | 第28页 |
| 3.3.2 编程模型 | 第28-29页 |
| 3.3.3 内存模型 | 第29-31页 |
| 3.3.4 执行模型 | 第31-32页 |
| 3.4 本章小结 | 第32-33页 |
| 第四章 总体设计 | 第33-46页 |
| 4.1 业务映射子系统总体设计 | 第33-42页 |
| 4.1.1 软件系统框架 | 第33-34页 |
| 4.1.2 子模块介绍 | 第34-42页 |
| 4.1.2.1 GFP映射模块 | 第34-36页 |
| 4.1.2.2 BIP8奇偶计算模块 | 第36页 |
| 4.1.2.3 数据调整模块和FEC编码模块 | 第36-39页 |
| 4.1.2.4 扰码模块 | 第39-40页 |
| 4.1.2.5 总控模块 | 第40-41页 |
| 4.1.2.6 GPU控制模块 | 第41页 |
| 4.1.2.7 OTN发送模块 | 第41-42页 |
| 4.2 业务解映射子系统总体设计 | 第42-45页 |
| 4.2.1 软件系统框架 | 第42-43页 |
| 4.2.2 子模块介绍 | 第43-45页 |
| 4.2.2.1 GFP解映射模块 | 第43页 |
| 4.2.2.2 BIP8奇偶校验模块 | 第43-44页 |
| 4.2.2.3 数据调整模块和FEC解码模块 | 第44页 |
| 4.2.2.4 解扰模块 | 第44页 |
| 4.2.2.5 总控模块 | 第44-45页 |
| 4.2.2.6 GPU控制模块 | 第45页 |
| 4.2.2.7 OTN接收模块 | 第45页 |
| 4.3 本章小结 | 第45-46页 |
| 第五章 详细设计与实现 | 第46-75页 |
| 5.1 业务映射子系统详细设计 | 第46-65页 |
| 5.1.1 整体运行流程的设计 | 第46-48页 |
| 5.1.2 GFP映射模块的设计 | 第48-51页 |
| 5.1.2.1 以太网数据接收的实现 | 第48-49页 |
| 5.1.2.2 以太网数据缓存的实现 | 第49-50页 |
| 5.1.2.3 多核并行GFP映射的实现 | 第50页 |
| 5.1.2.4 性能参数的设计 | 第50-51页 |
| 5.1.3 BIP8奇偶计算模块的设计 | 第51-52页 |
| 5.1.3.1 GPU并行BIP8奇偶计算的实现 | 第51-52页 |
| 5.1.3.2 性能参数的设计 | 第52页 |
| 5.1.4 数据调整模块的设计 | 第52-54页 |
| 5.1.4.1 GPU并行数据调整的实现 | 第53-54页 |
| 5.1.4.2 性能参数的设计 | 第54页 |
| 5.1.5 FEC编码模块的设计 | 第54-57页 |
| 5.1.5.1 GPU并行FEC编码的实现 | 第54-56页 |
| 5.1.5.2 伽罗华域GF（28）运算的实现 | 第56页 |
| 5.1.5.3 性能参数的设计 | 第56-57页 |
| 5.1.6 扰码模块的设计 | 第57-59页 |
| 5.1.6.1 扰码矩阵生成的实现 | 第57页 |
| 5.1.6.2 GPU并行扰码的实现 | 第57-58页 |
| 5.1.6.3 性能参数的设计 | 第58-59页 |
| 5.1.7 总控模块的设计 | 第59-61页 |
| 5.1.7.1 总控进程的实现 | 第59-60页 |
| 5.1.7.2 定时功能的实现 | 第60-61页 |
| 5.1.7.3 系统运行性能获取的实现 | 第61页 |
| 5.1.8 GPU控制模块的设计 | 第61-63页 |
| 5.1.8.1 GPU控制进程的实现 | 第61-62页 |
| 5.1.8.2 业务映射运行性能获取的实现 | 第62-63页 |
| 5.1.9 OTN发送模块的设计 | 第63-65页 |
| 5.1.9.1 光模块PCI-E接.的设计 | 第63页 |
| 5.1.9.2 光模块驱动程序的实现 | 第63-64页 |
| 5.1.9.3 DMA传输的实现 | 第64-65页 |
| 5.1.9.4 性能参数的设计 | 第65页 |
| 5.2 业务解映射子系统详细设计 | 第65-74页 |
| 5.2.1 整体运行流程的设计 | 第65-68页 |
| 5.2.2 GFP解映射模块的设计 | 第68-69页 |
| 5.2.2.1 多核并行GFP解映射的实现 | 第68-69页 |
| 5.2.2.2 以太网数据发送的实现 | 第69页 |
| 5.2.2.3 性能参数的设计 | 第69页 |
| 5.2.3 BIP8奇偶校验模块的设计 | 第69-70页 |
| 5.2.3.1 GPU并行BIP8奇偶校验的实现 | 第69页 |
| 5.2.3.2 性能参数的设计 | 第69-70页 |
| 5.2.4 数据调整模块的设计 | 第70页 |
| 5.2.5 FEC解码模块的设计 | 第70页 |
| 5.2.5.1 GPU并行FEC解码的实现 | 第70页 |
| 5.2.5.2 性能参数的设计 | 第70页 |
| 5.2.6 解扰模块的设计 | 第70-71页 |
| 5.2.7 总控模块的设计 | 第71-72页 |
| 5.2.7.1 总控进程的实现 | 第71-72页 |
| 5.2.7.2 系统运行性能获取的实现 | 第72页 |
| 5.2.8 GPU控制模块的设计 | 第72页 |
| 5.2.9 OTN接收模块的设计 | 第72-74页 |
| 5.2.9.1 光模块PCI-E接.的设计 | 第72-73页 |
| 5.2.9.2 光模块驱动程序的实现 | 第73页 |
| 5.2.9.3 DMA传输的实现 | 第73-74页 |
| 5.2.9.4 性能参数的设计 | 第74页 |
| 5.3 本章小结 | 第74-75页 |
| 第六章 系统测试 | 第75-94页 |
| 6.1 测试环境 | 第75-77页 |
| 6.1.1 软件环境 | 第75页 |
| 6.1.2 硬件环境 | 第75-77页 |
| 6.2 系统测试 | 第77-93页 |
| 6.2.1 业务映射子系统测试 | 第77-83页 |
| 6.2.1.1 功能测试 | 第77-79页 |
| 6.2.1.2 并行度分析 | 第79-81页 |
| 6.2.1.3 性能测试 | 第81-83页 |
| 6.2.2 业务解映射子系统测试 | 第83-87页 |
| 6.2.2.1 功能测试 | 第83-85页 |
| 6.2.2.2 并行度分析 | 第85-86页 |
| 6.2.2.3 性能测试 | 第86-87页 |
| 6.2.3 系统回环测试 | 第87-93页 |
| 6.2.3.1 正向回环测试 | 第87-90页 |
| 6.2.3.2 反向回环测试 | 第90-93页 |
| 6.3 本章小结 | 第93-94页 |
| 第七章 总结与展望 | 第94-95页 |
| 7.1 论文主要工作 | 第94页 |
| 7.2 未来工作展望 | 第94-95页 |
| 致谢 | 第95-96页 |
| 参考文献 | 第96-98页 |
| 攻读硕士研究生期间的研究成果 | 第98-99页 |
