基于SRAM型FPGA布线算法的优化及实现
| 摘要 | 第4-5页 |
| ABSTRACT | 第5-6页 |
| 第1章 绪论 | 第9-15页 |
| 1.1 课题研究背景 | 第9-12页 |
| 1.1.1 FPGA的背景知识 | 第9-10页 |
| 1.1.2 可编程逻辑器件的EDA软件 | 第10-12页 |
| 1.2 相关EDA技术研究现状 | 第12-13页 |
| 1.3 课题研究的目的及意义 | 第13页 |
| 1.4 本文的主要研究内容 | 第13-15页 |
| 第2章 硬件结构与结构描述 | 第15-27页 |
| 2.1 FPGA整体结构 | 第15页 |
| 2.2 可编程逻辑模块CLB | 第15-18页 |
| 2.2.1 CLB具体结构 | 第16-18页 |
| 2.2.2 CLB配置实例 | 第18页 |
| 2.3 输入/输出模块IOB | 第18-19页 |
| 2.4 互连资源IR | 第19-23页 |
| 2.4.1 短线结构 | 第19-20页 |
| 2.4.2 可分割长线结构 | 第20页 |
| 2.4.3 长线结构 | 第20-21页 |
| 2.4.4 Viper中的互连线结构 | 第21-23页 |
| 2.5 FPGA模型描述概述 | 第23-25页 |
| 2.5.1 顶层的结构模型 | 第24页 |
| 2.5.2 网格模块的结构模型 | 第24-25页 |
| 2.5.3 元件的结构模型 | 第25页 |
| 2.6 SDL描述实例 | 第25-26页 |
| 2.7 本章小结 | 第26-27页 |
| 第3章 FPGA布线算法的研究与实现 | 第27-49页 |
| 3.1 基本概念 | 第27-29页 |
| 3.1.1 布线资源图 | 第27页 |
| 3.1.2 电路线网 | 第27-29页 |
| 3.2 FPGA布线算法理论 | 第29-35页 |
| 3.2.1 A*算法 | 第29-31页 |
| 3.2.2 双向搜索算法 | 第31-32页 |
| 3.2.3 Path Finder算法 | 第32-35页 |
| 3.3 FPGA布线算法的实现 | 第35-47页 |
| 3.3.1 延时模型理论 | 第35-36页 |
| 3.3.2 详细布线算法的实现 | 第36-47页 |
| 3.4 布线结果 | 第47页 |
| 3.5 本章小结 | 第47-49页 |
| 第4章 FPGA布线算法的优化 | 第49-61页 |
| 4.1 基于LUT的布线优化 | 第49-51页 |
| 4.2 试验结果及分析 | 第51-53页 |
| 4.3 线网排序优化 | 第53-54页 |
| 4.4 试验结果及分析 | 第54-56页 |
| 4.5 采用全局布线策略 | 第56-60页 |
| 4.6 试验结果及分析 | 第60页 |
| 4.7 本章小结 | 第60-61页 |
| 结论 | 第61-63页 |
| 参考文献 | 第63-68页 |
| 致谢 | 第68页 |
