| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 1 绪论 | 第10-14页 |
| 1.1 课题研究背景 | 第10-11页 |
| 1.2 课题研究现状 | 第11-12页 |
| 1.3 课题研究内容及意义 | 第12-14页 |
| 2 图像及数字视频相关理论 | 第14-22页 |
| 2.1 视频的基本概念 | 第14-15页 |
| 2.2 数据压缩的编码与解码技术 | 第15-17页 |
| 2.3 静止图像压缩标准JPEG | 第17页 |
| 2.4 视频压缩标准MPEG系列 | 第17-20页 |
| 2.4.1 MPEG-1压缩标准 | 第17-18页 |
| 2.4.2 MPEG-2压缩标准 | 第18-19页 |
| 2.4.3 MPEG-4压缩标准 | 第19-20页 |
| 2.5 H.26X系列 | 第20-22页 |
| 2.5.1 H.261 | 第20页 |
| 2.5.2 H.263 | 第20-21页 |
| 2.5.3 H.264 | 第21-22页 |
| 3 高清数字电视SoC芯片软件系统架构及解码驱动框架 | 第22-30页 |
| 3.1 高清数字SoC芯片软件系统 | 第22-23页 |
| 3.2 解码驱动框架 | 第23-24页 |
| 3.3 基于Gstreamer多媒体框架中视频文件的处理流程 | 第24-25页 |
| 3.4 VPU简介 | 第25-30页 |
| 3.4.1 VPU模块结构 | 第25-26页 |
| 3.4.2 VPU与主机CPU的通信 | 第26-28页 |
| 3.4.3 VPU解码流程 | 第28-30页 |
| 4 视频解码模块设计与实现 | 第30-51页 |
| 4.1 模块软件层次架构 | 第30-31页 |
| 4.2 MPEG-2格式ES流的解码实现 | 第31-45页 |
| 4.2.1 本地视频比特流的输入 | 第32-36页 |
| 4.2.2 比特流处理模式 | 第36-37页 |
| 4.2.3 序列初始化 | 第37-40页 |
| 4.2.4 获取解码结果 | 第40-42页 |
| 4.2.5 多格式解码设计 | 第42-45页 |
| 4.3 多线程控制 | 第45-46页 |
| 4.4 解码显示的实现 | 第46-48页 |
| 4.4.1 帧数据的输出 | 第46-47页 |
| 4.4.2 关闭解码实例 | 第47-48页 |
| 4.5 VPU主要函数接口 | 第48-51页 |
| 5 测试与验证 | 第51-60页 |
| 5.1 本论文工作平台的搭建 | 第51-53页 |
| 5.2 调试步骤与结果 | 第53-60页 |
| 6 总结与展望 | 第60-61页 |
| 参考文献 | 第61-63页 |
| 附录 | 第63-66页 |
| 致谢 | 第66-67页 |
| 个人简历 | 第67页 |
| 发表的学术论文 | 第67页 |