| 摘要 | 第4-6页 |
| Abstract | 第6-7页 |
| 1 绪论 | 第10-37页 |
| 1.1 课题研究背景 | 第10-19页 |
| 1.2 相关领域研究现状 | 第19-34页 |
| 1.3 本文的研究内容和组织结构 | 第34-37页 |
| 第2章 嵌入式SRAM的抗辐射加固和面积代价研究 | 第37-52页 |
| 2.1 SRAM单元的辐射效应 | 第37-38页 |
| 2.2 抗辐射加固技术 | 第38-46页 |
| 2.3 加固技术导致的面积代价 | 第46-50页 |
| 2.4 在深亚微米工艺中的读写稳定性与限制 | 第50-51页 |
| 2.5 本章小结 | 第51-52页 |
| 第3章 基于增益单元的抗TID/SEL加固的eDRAM单元 | 第52-75页 |
| 3.1 增益单元的特性 | 第52-57页 |
| 3.2 抗TID/SEL加固的eDRAM单元和优化技术 | 第57-68页 |
| 3.3 4P eDRAM存储单元的性能仿真 | 第68-73页 |
| 3.4 本章小结 | 第73-75页 |
| 第4章 4P eDRAM单元的抗SEU和MCU加固方法研究 | 第75-92页 |
| 4.1 4P eDRAM单元单粒子效应 | 第75-76页 |
| 4.2 双模冗余(DMR)+列向比特间隔(CDBI)加固技术 | 第76-82页 |
| 4.3 抗SEU和MCU性能仿真验证 | 第82-89页 |
| 4.4 HGC eDRAM单元存储密度 | 第89-91页 |
| 4.5 本章小结 | 第91-92页 |
| 第5章 基于Replica技术的自适应刷新周期控制系统 | 第92-118页 |
| 5.1 HGC eDRAM的刷新功耗 | 第92-97页 |
| 5.2 自适应刷新周期(ARP)控制系统 | 第97-109页 |
| 5.3 与现有技术的对比和代价限制 | 第109-112页 |
| 5.4 ARP控制系统追踪性能仿真 | 第112-117页 |
| 5.5 本章小结 | 第117-118页 |
| 第6章 基于分段交错的隐式刷新方法 | 第118-132页 |
| 6.1 传统的刷新方法和当前的隐式刷新技术 | 第118-120页 |
| 6.2 基于分段交错的隐式刷新方法 | 第120-125页 |
| 6.3 Dual-Port HGC eDRAM与快速隐式刷新方法 | 第125-129页 |
| 6.4 隐式刷新方法仿真验证 | 第129-131页 |
| 6.5 本章小结 | 第131-132页 |
| 第7章 总结与展望 | 第132-135页 |
| 7.1 工作总结 | 第132-133页 |
| 7.2 工作展望 | 第133-135页 |
| 致谢 | 第135-136页 |
| 参考文献 | 第136-153页 |
| 附录1 作者在攻读博士学位期间科研成果 | 第153-155页 |
| 附录2 公开发表的学术论文与博士学位论文的关系 | 第155页 |
