高速链路均衡电路的能效优化及分数间隔FFE设计
| 摘要 | 第4-5页 |
| ABSTRACT | 第5页 |
| 第1章 绪论 | 第11-15页 |
| 1.1 课题背景 | 第11-12页 |
| 1.2 国内外研究现状 | 第12-13页 |
| 1.3 论文主要内容及结构安排 | 第13-15页 |
| 第2章 信道与均衡 | 第15-25页 |
| 2.1 背板信道的非理想特性 | 第15-18页 |
| 2.1.1 高频衰减 | 第15-17页 |
| 2.1.2 反射 | 第17页 |
| 2.1.3 串扰 | 第17-18页 |
| 2.2 抖动 | 第18-19页 |
| 2.3 性能指标 | 第19-20页 |
| 2.4 均衡原理 | 第20-21页 |
| 2.5 均衡器分类 | 第21-24页 |
| 2.5.1 发送端均衡 | 第21-22页 |
| 2.5.2 接收端均衡 | 第22-24页 |
| 2.6 本章小结 | 第24-25页 |
| 第3章 面向能效优化的链路统计分析 | 第25-33页 |
| 3.1 链路能效优化方法 | 第25-26页 |
| 3.2 链路统计分析 | 第26-31页 |
| 3.2.1 分析工具 | 第26页 |
| 3.2.2 仿真输入 | 第26-27页 |
| 3.2.3 分析方法 | 第27页 |
| 3.2.4 统计分析实例 | 第27-31页 |
| 3.3 本章小结 | 第31-33页 |
| 第4章 均衡电路的能效建模 | 第33-43页 |
| 4.1 连续时间线性均衡器的能效建模 | 第33-39页 |
| 4.1.1 连续时间线性均衡器的结构 | 第33-35页 |
| 4.1.2 能效建模流程 | 第35-37页 |
| 4.1.3 仿真结果及分析 | 第37-39页 |
| 4.2 发送端预加重电路的能效建模 | 第39-42页 |
| 4.3 接收机FFE的能效建模 | 第42页 |
| 4.4 均衡结构能效优化方案 | 第42页 |
| 4.5 本章小结 | 第42-43页 |
| 第5章 前馈均衡器的设计与实现 | 第43-57页 |
| 5.1 前馈均衡器的结构 | 第43-44页 |
| 5.2 前馈均衡器的电路设计 | 第44-52页 |
| 5.2.1 抗工艺角变化的有源延时线 | 第44-49页 |
| 5.2.2 加法器 | 第49-50页 |
| 5.2.3 输出缓冲级 | 第50页 |
| 5.2.4 前仿真 | 第50-52页 |
| 5.3 版图设计与后仿真 | 第52-55页 |
| 5.3.1 版图设计要点 | 第52-53页 |
| 5.3.2 版图设计与后仿真 | 第53-55页 |
| 5.4 芯片测试方案 | 第55-56页 |
| 5.5 本章小结 | 第56-57页 |
| 第6章 总结与展望 | 第57-59页 |
| 参考文献 | 第59-63页 |
| 致谢 | 第63-65页 |
| 攻读硕士期间发表的论文 | 第65页 |
