多核DSP目录协议的设计、扩展与实现
| 摘要 | 第10-11页 |
| ABSTRACT | 第11页 |
| 第一章 绪论 | 第12-22页 |
| 1.1 课题背景 | 第12-13页 |
| 1.1.1 DSP的发展 | 第12页 |
| 1.1.2 多核DSP数据一致性问题 | 第12-13页 |
| 1.2 相关研究 | 第13-20页 |
| 1.2.1 多核DSP数据一致性方案的设计 | 第13-19页 |
| 1.2.2 数据一致性方案的验证 | 第19-20页 |
| 1.3 课题来源及研究意义 | 第20页 |
| 1.4 本文研究内容 | 第20-21页 |
| 1.5 论文组织结构 | 第21-22页 |
| 第二章 X-DSP及其存储层次 | 第22-29页 |
| 2.1 X-DSP概述 | 第22-23页 |
| 2.2 X-DSP的存储层次 | 第23-24页 |
| 2.3 X-DSP的一致性机制 | 第24页 |
| 2.4 末级Cache的结构 | 第24-28页 |
| 2.4.1 末级Cache的性能指标 | 第25页 |
| 2.4.2 末级Cache的数据通路 | 第25-27页 |
| 2.4.3 末级Cache的非阻塞设计 | 第27-28页 |
| 2.5 本章小结 | 第28-29页 |
| 第三章 X-DSP的目录协议设计、扩展与实现 | 第29-52页 |
| 3.1 X-DSP目录协议设计需求 | 第29页 |
| 3.2 X-DSP目录协议总体设计 | 第29-31页 |
| 3.2.1 目录协议的选择 | 第29-30页 |
| 3.2.2 目录种类的选择 | 第30页 |
| 3.2.3 是否inclusive | 第30-31页 |
| 3.2.4 可配置目录 | 第31页 |
| 3.2.5 目录维护数据一致性的适用范围 | 第31页 |
| 3.3 X-DSP基本目录协议详细设计 | 第31-37页 |
| 3.3.1 请求描述 | 第32页 |
| 3.3.2 请求处理过程 | 第32-36页 |
| 3.3.3 末级Cache目录控制器 | 第36-37页 |
| 3.4 X-DSP目录协议扩展详细设计 | 第37-41页 |
| 3.4.1 扩展请求描述 | 第37-38页 |
| 3.4.2 扩展请求处理过程 | 第38-40页 |
| 3.4.3 末级Cache目录控制器的扩展 | 第40-41页 |
| 3.5 详细设计实现中的问题 | 第41-45页 |
| 3.5.1 目录项大小的分配 | 第41-42页 |
| 3.5.2 更新目录项的位置 | 第42-43页 |
| 3.5.3 缺失数据返回时流水线停顿情况 | 第43-44页 |
| 3.5.4 无效应答的特殊处理 | 第44-45页 |
| 3.5.5 L1D中缺失处理 | 第45页 |
| 3.6 X-DSP目录协议方案 | 第45-51页 |
| 3.6.1 目录项分配 | 第45-46页 |
| 3.6.2 目录控制器位置 | 第46-47页 |
| 3.6.3 流水线设计 | 第47-48页 |
| 3.6.4 缺失处理 | 第48-51页 |
| 3.7 本章小结 | 第51-52页 |
| 第四章 多核DSP目录一致性方案的验证 | 第52-63页 |
| 4.1 验证功能点 | 第52-53页 |
| 4.2 基于模型的验证 | 第53-62页 |
| 4.2.1 验证平台整体结构 | 第53-54页 |
| 4.2.2 L1D模型设计 | 第54-59页 |
| 4.2.3 黄金模型及自动比对机制 | 第59页 |
| 4.2.4 带约束随机激励产生 | 第59-60页 |
| 4.2.5 验证实施 | 第60-62页 |
| 4.3 本章小结 | 第62-63页 |
| 第五章 性能评估与逻辑综合 | 第63-74页 |
| 5.1 性能评估 | 第63-70页 |
| 5.1.1 定向激励 | 第63-68页 |
| 5.1.2 随机激励 | 第68-70页 |
| 5.1.3 性能分析 | 第70页 |
| 5.2 逻辑综合 | 第70-73页 |
| 5.2.1 时序 | 第70-72页 |
| 5.2.2 面积 | 第72-73页 |
| 5.3 本章小结 | 第73-74页 |
| 第六章 总结与展望 | 第74-76页 |
| 6.1 论文总结 | 第74-75页 |
| 6.2 工作展望 | 第75-76页 |
| 致谢 | 第76-77页 |
| 参考文献 | 第77-80页 |
| 作者在学期间取得的学术成果 | 第80页 |
