基于GPU的波形组件技术研究与实现
| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 第1章 绪论 | 第11-15页 |
| 1.1 研究背景及意义 | 第11-12页 |
| 1.1.1 研究背景 | 第11-12页 |
| 1.1.2 研究意义 | 第12页 |
| 1.2 国内外研究现状 | 第12-14页 |
| 1.2.1 国内外现状 | 第12-13页 |
| 1.2.2 课题的提出 | 第13-14页 |
| 1.3 论文主要工作及组织结构 | 第14-15页 |
| 第2章 波形组件化技术 | 第15-25页 |
| 2.1 波形组件设计流程 | 第15-16页 |
| 2.2 波形组件模型设计 | 第16-18页 |
| 2.2.1 模型设计 | 第16-17页 |
| 2.2.2 接口设计 | 第17-18页 |
| 2.3 波形组件生成 | 第18-22页 |
| 2.3.1 集成开发环境 | 第18-19页 |
| 2.3.2 IDL文件生成和映射 | 第19-20页 |
| 2.3.3 框架代码生成 | 第20页 |
| 2.3.4 描述文件生成 | 第20-22页 |
| 2.4 功能代码封装 | 第22页 |
| 2.5 组件测试 | 第22-23页 |
| 2.6 本章小结 | 第23-25页 |
| 第3章 数据并行处理技术 | 第25-39页 |
| 3.1 数据并行处理的需求 | 第25-26页 |
| 3.2 并行计算模型 | 第26-27页 |
| 3.3 多核CPU并行处理技术 | 第27-30页 |
| 3.3.1 多核CPU硬件架构 | 第27-28页 |
| 3.3.2 核间通信技术 | 第28页 |
| 3.3.3 多核任务调度技术 | 第28-29页 |
| 3.3.4 加速性能指标 | 第29页 |
| 3.3.5 CPU体系结构面临的问题 | 第29-30页 |
| 3.4 GPU并行处理技术 | 第30-38页 |
| 3.4.1 图形处理器阶段 | 第30-31页 |
| 3.4.2 通用计算阶段 | 第31-32页 |
| 3.4.3 CUDA体系机构 | 第32-37页 |
| 3.4.4 GPU与多核CPU的区别及优势 | 第37-38页 |
| 3.5 本章小结 | 第38-39页 |
| 第4章 基于GPU的QPSK波形组件设计与实现 | 第39-71页 |
| 4.1 QPSK原理介绍 | 第39-45页 |
| 4.1.1 基础理论知识 | 第39-42页 |
| 4.1.2 通信过程仿真 | 第42-45页 |
| 4.2 波形组件设计 | 第45-53页 |
| 4.2.1 功能需求及组件划分 | 第45-47页 |
| 4.2.2 组件设计与实现 | 第47-53页 |
| 4.3 组件关键功能的GPU实现方式 | 第53-70页 |
| 4.3.1 数字滤波算法 | 第54-61页 |
| 4.3.2 能量检测算法 | 第61-66页 |
| 4.3.3 映射和解映射运算 | 第66-70页 |
| 4.4 本章小结 | 第70-71页 |
| 第5章 系统测试 | 第71-91页 |
| 5.1 系统搭建 | 第71-78页 |
| 5.1.1 硬件平台搭建 | 第71-74页 |
| 5.1.2 软件系统搭建 | 第74-78页 |
| 5.2 系统功能测试 | 第78-85页 |
| 5.2.1 测试方案 | 第78页 |
| 5.2.2 测试流程 | 第78-81页 |
| 5.2.3 测试结果 | 第81-85页 |
| 5.3 基于GPU的组件性能测试 | 第85-90页 |
| 5.3.1 测试方案 | 第85-86页 |
| 5.3.2 测试流程 | 第86-87页 |
| 5.3.3 测试结果 | 第87-89页 |
| 5.3.4 GPU与CPU结果比较及分析 | 第89-90页 |
| 5.4 本章小结 | 第90-91页 |
| 第6章 总结与展望 | 第91-93页 |
| 6.1 总结 | 第91页 |
| 6.2 展望 | 第91-93页 |
| 参考文献 | 第93-98页 |
| 致谢 | 第98-99页 |
| 附录A 作者在攻读硕士学位期间发表或撰写的论文 | 第99页 |
