应用于近场通信安全单元的AES协处理器设计
| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 1 绪论 | 第9-14页 |
| 1.1 课题背景和研究意义 | 第9-10页 |
| 1.2 智能卡和NFC技术中AES的应用 | 第10-11页 |
| 1.3 论文主要内容和结构安排 | 第11-14页 |
| 2 NFC安全单元与AES算法基础 | 第14-28页 |
| 2.1 NFC安全单元 | 第14-17页 |
| 2.2 AES算法基础 | 第17-28页 |
| 3 协处理器实现分析 | 第28-45页 |
| 3.1 算法运算单元的设计与实现 | 第28-41页 |
| 3.2 WISHBONE总线以及从机接.设计 | 第41-43页 |
| 3.3 协处理器指令控制器设计与实现 | 第43-45页 |
| 4 协处理器系统架构 | 第45-59页 |
| 4.1 算法运算单元设计与验证 | 第46-50页 |
| 4.2 WISHBONE从机接.设计与验证 | 第50-53页 |
| 4.3 协处理器指令控制器设计与验证 | 第53-56页 |
| 4.4 实现分析 | 第56-59页 |
| 5 AES协处理器FPGA系统验证 | 第59-68页 |
| 5.1 MIPS处理器及FPGA验证系统搭建 | 第59-63页 |
| 5.2 最简片上系统仿真与验证 | 第63-68页 |
| 6 总结与展望 | 第68-72页 |
| 6.1 总结 | 第68-70页 |
| 6.2 展望 | 第70-72页 |
| 致谢 | 第72-73页 |
| 参考文献 | 第73-79页 |
| 附录 攻读学位期间发表论文目录 | 第79页 |