基于FPGA的激光雷达信号采集与处理设计
| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-15页 |
| 第一章 绪论 | 第15-19页 |
| 1.1 论文研究的背景和意义 | 第15页 |
| 1.2 激光雷达概述 | 第15-17页 |
| 1.3 高速信号采集技术的发展 | 第17页 |
| 1.4 本论文研究的主要内容 | 第17-19页 |
| 第二章 激光雷达采集板总体方案设计 | 第19-31页 |
| 2.1 总体方案介绍 | 第19-20页 |
| 2.2 测高采集板方案设计及FPGA选型 | 第20-23页 |
| 2.2.1 系统指标分析与方案设计 | 第20-22页 |
| 2.2.2 FPGA选型 | 第22-23页 |
| 2.3 信号采集相关原理 | 第23-27页 |
| 2.3.1 时间采样定理 | 第23-24页 |
| 2.3.2 量化 | 第24-25页 |
| 2.3.3 A/D性能指标测试 | 第25-27页 |
| 2.4 数字信号处理原理 | 第27-30页 |
| 2.4.1 数字信号处理概述 | 第27页 |
| 2.4.2 数字信号处理的实现 | 第27-28页 |
| 2.4.3 FPGA实现FIR数字滤波器 | 第28-30页 |
| 2.5 本章小结 | 第30-31页 |
| 第三章 硬件电路设计与实现 | 第31-65页 |
| 3.1 原理图设计与器件选型 | 第31-54页 |
| 3.1.1 A/D采集模块 | 第31-34页 |
| 3.1.2 ADC前端差分放大器设计 | 第34-35页 |
| 3.1.3 时钟模块电路设计 | 第35-38页 |
| 3.1.4 电源模块设计 | 第38-44页 |
| 3.1.5 FPGA加载模式设计 | 第44-45页 |
| 3.1.6 外部接口电路模块设计 | 第45-48页 |
| 3.1.7 基于Virtex4的DDR2模块设计 | 第48-50页 |
| 3.1.8 DSP电路模块设计 | 第50-54页 |
| 3.2 板卡PCB设计 | 第54-60页 |
| 3.2.1 信号完整性介绍 | 第54-55页 |
| 3.2.2 PCB设计流程 | 第55-59页 |
| 3.2.3 PCB设计小结 | 第59-60页 |
| 3.3 板卡硬件调试 | 第60-64页 |
| 3.3.1 电源模块调试 | 第60-61页 |
| 3.3.2 时钟模块调试 | 第61-63页 |
| 3.3.3 A/D前端放大器调试 | 第63-64页 |
| 3.4 本章小结 | 第64-65页 |
| 第四章 FPGA程序设计和结果分析 | 第65-87页 |
| 4.1 FPGA软件总体设计框架 | 第65页 |
| 4.2 A/D采集模块软件设计和结果分析 | 第65-78页 |
| 4.2.1 CDCM7005芯片的配置 | 第65-67页 |
| 4.2.2 A/D芯片的配置软件设计 | 第67-69页 |
| 4.2.3 FPGA片内采集逻辑设计 | 第69-75页 |
| 4.2.4 A/D性能分析 | 第75-78页 |
| 4.3 采样数据后处理软件设计 | 第78-83页 |
| 4.3.1 基于FPGA的滤波器设计 | 第78-82页 |
| 4.3.2 基于FPGA的检波设计 | 第82-83页 |
| 4.4 DDR2软件设计 | 第83-85页 |
| 4.4.1 MIG IP核介绍 | 第83-84页 |
| 4.4.2 DDR2读写误码率测试 | 第84-85页 |
| 4.5 本章小结 | 第85-87页 |
| 第五章 总结与展望 | 第87-89页 |
| 5.1 工作总结 | 第87-88页 |
| 5.2 工作展望 | 第88-89页 |
| 参考文献 | 第89-91页 |
| 致谢 | 第91-93页 |
| 作者简介 | 第93-94页 |
