多卫星导航系统接收机硬件平台设计与实现
| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 第1章 绪论 | 第9-13页 |
| 1.1 本文研究的背景和意义 | 第9页 |
| 1.2 设计多卫星系统导航接收机的必要性 | 第9-10页 |
| 1.3 本文主要研究工作和创新点 | 第10页 |
| 1.4 本文章节安排 | 第10-11页 |
| 1.5 本章小结 | 第11-13页 |
| 第2章 导航接收机技术综述 | 第13-15页 |
| 2.1 导航接收机的发展现状 | 第13页 |
| 2.2 导航接收机技术国内现状 | 第13页 |
| 2.3 课题的进一步研究和发展方向 | 第13-14页 |
| 2.4 见解和感想 | 第14页 |
| 2.5 本章小结 | 第14-15页 |
| 第3章 导航接收机硬件平台设计方案 | 第15-17页 |
| 3.1 多卫星导航系统接收机硬件平台总体方案 | 第15页 |
| 3.2 各大功能模块的外设和接口模块方案 | 第15-16页 |
| 3.3 本章小结 | 第16-17页 |
| 第4章 重点单元电路设计 | 第17-41页 |
| 4.1 射频前端设计 | 第17-18页 |
| 4.1.1 低噪声放大器和滤波器电路设计 | 第17-18页 |
| 4.1.2 射频核心电路设计 | 第18页 |
| 4.2 模数转换电路设计 | 第18-19页 |
| 4.3 基带信号处理模块设计 | 第19-26页 |
| 4.3.1 复位电路设计 | 第20-21页 |
| 4.3.2 时钟电路设计 | 第21页 |
| 4.3.3 配置 | 第21-23页 |
| 4.3.4 串口电路设计 | 第23-24页 |
| 4.3.5 FPGA电源设计 | 第24-26页 |
| 4.4 定位导航解算模块 | 第26-39页 |
| 4.4.1 时钟电路设计 | 第27-28页 |
| 4.4.2 DDR设计 | 第28页 |
| 4.4.3 LCD接口设计 | 第28-29页 |
| 4.4.4 USB接口设计 | 第29-31页 |
| 4.4.5 HDMI接口设计 | 第31-33页 |
| 4.4.6 以太网接口设计 | 第33-34页 |
| 4.4.7 串口电路设计 | 第34页 |
| 4.4.8 SD卡连接器电路设计 | 第34-35页 |
| 4.4.9 eMMC电路设计 | 第35-36页 |
| 4.4.10 处理器引导配置 | 第36-37页 |
| 4.4.11 定位导航解算模块电源设计 | 第37-39页 |
| 4.5 GPMC接口设计 | 第39-40页 |
| 4.6 本章小结 | 第40-41页 |
| 第5章 硬件平台PCB设计 | 第41-47页 |
| 5.1 元器件封装制作 | 第41-42页 |
| 5.2 PCB结构设计 | 第42页 |
| 5.3 叠层设计 | 第42页 |
| 5.4 PCB布局设计 | 第42-43页 |
| 5.5 PCB布线设计 | 第43-44页 |
| 5.6 内电层的铺铜和分割 | 第44页 |
| 5.7 光绘文件的导出 | 第44-45页 |
| 5.8 本章小结 | 第45-47页 |
| 第6章 关键组件和接口的测试 | 第47-51页 |
| 6.1 电源测试 | 第47页 |
| 6.2 时钟生成和配置 | 第47-49页 |
| 6.3 GPMC接口测试 | 第49-50页 |
| 6.4 本章小结 | 第50-51页 |
| 结论 | 第51-53页 |
| 附录 | 第53-59页 |
| 附录A | 第53-54页 |
| 附录B | 第54-59页 |
| 参考文献 | 第59-63页 |
| 攻读硕士学位期间所发表的论文 | 第63-65页 |
| 致谢 | 第65页 |
