| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 第一章 绪论 | 第9-13页 |
| 1.1 论文的研究背景及意义 | 第9页 |
| 1.2 信号处理平台研究现状 | 第9-11页 |
| 1.3 本论文的研究内容及创新点 | 第11-12页 |
| 1.3.1 论文研究内容 | 第11页 |
| 1.3.2 论文创新点 | 第11-12页 |
| 1.4 本论文的结构安排 | 第12-13页 |
| 第二章 信号处理平台的器件选择与设计方案 | 第13-31页 |
| 2.1 信号处理平台的主要功能 | 第13-14页 |
| 2.2 信号处理平台的主要性能指标 | 第14-16页 |
| 2.3 器件选型 | 第16-18页 |
| 2.3.1 FPGA的选型与XC5VLX110T介绍 | 第16-17页 |
| 2.3.2 DSP的选型与TMS320C6416T介绍 | 第17页 |
| 2.3.3 PowerPC的选型与MPC8548E的介绍 | 第17-18页 |
| 2.4 信号处理平台的硬件设计方案 | 第18-29页 |
| 2.4.1 电源模块的电路设计 | 第20-23页 |
| 2.4.2 时钟模块的电路设计 | 第23-27页 |
| 2.4.3 复位电路的设计 | 第27页 |
| 2.4.4 FPGA复位设计 | 第27-28页 |
| 2.4.5 DSP与PowerPC的复位设计 | 第28页 |
| 2.4.6 外围电路复位设计 | 第28-29页 |
| 2.5 本章小结 | 第29-31页 |
| 第三章 FPGA与DSP的硬件设计和验证 | 第31-45页 |
| 3.1 FPGA的配置电路设计 | 第31-33页 |
| 3.2 RAPIDIO的电路设计 | 第33-34页 |
| 3.3 RAPIDIO的测试 | 第34-38页 |
| 3.4 TMS320C6416T的配置电路设计 | 第38-41页 |
| 3.5 1553B通信接.电路设计与软件调试 | 第41-43页 |
| 3.6 本章小结 | 第43-45页 |
| 第四章 POWERPC的硬件设计与验证 | 第45-57页 |
| 4.1 POWERPC的电路设计 | 第45-49页 |
| 4.1.1 PowerPC的DDR2电路设计 | 第45-48页 |
| 4.1.2 PowerPC的千兆以太网的设计 | 第48-49页 |
| 4.2 VXWORKS简介 | 第49-51页 |
| 4.3 VXWORKS的组成部件 | 第51页 |
| 4.4 VXWORKS系统BSP分析 | 第51-54页 |
| 4.5 VXWORK启动过程分析 | 第54-56页 |
| 4.6 本章小结 | 第56-57页 |
| 第五章 电路PCB及完整性设计 | 第57-71页 |
| 5.1 信号完整性分析 | 第57-65页 |
| 5.1.1 传输线理论 | 第57-59页 |
| 5.1.2 反射与匹配 | 第59-62页 |
| 5.1.3 串扰及其抑制措施 | 第62-63页 |
| 5.1.4 电磁兼容及其设计 | 第63-65页 |
| 5.2 高速PCB设计 | 第65-68页 |
| 5.2.1 PCB整体布局 | 第65-66页 |
| 5.2.2 PCB叠层设计 | 第66-68页 |
| 5.2.3 阻抗控制 | 第68页 |
| 5.3 关键信号的仿真 | 第68-70页 |
| 5.4 本章小结 | 第70-71页 |
| 结束语 | 第71-73页 |
| 致谢 | 第73-75页 |
| 参考文献 | 第75-79页 |
| 研究成果 | 第79-81页 |
| 附录 | 第81-84页 |
