无线传感器网络射频频率综合器中关键模块的设计
| 摘要 | 第4-5页 |
| ABSTRACT | 第5页 |
| 第1章 绪论 | 第9-13页 |
| 1.1 研究背景与意义 | 第9页 |
| 1.2 国内外研究现状 | 第9-11页 |
| 1.3 研究内容与设计指标 | 第11-12页 |
| 1.3.1 研究内容 | 第11页 |
| 1.3.2 设计指标 | 第11-12页 |
| 1.4 论文结构 | 第12-13页 |
| 第2章 锁相环频率综合器理论基础 | 第13-25页 |
| 2.1 频率综合器性能指标 | 第13-16页 |
| 2.1.1 输出频率范围及分辨率 | 第13页 |
| 2.1.2 相位噪声 | 第13-15页 |
| 2.1.3 杂散 | 第15-16页 |
| 2.1.4 切换时间 | 第16页 |
| 2.2 小数锁相环频率综合器的组成模块和基本结构 | 第16-23页 |
| 2.2.1 鉴频鉴相器和电荷泵 | 第17-19页 |
| 2.2.2 环路滤波器 | 第19-20页 |
| 2.2.3 压控振荡器 | 第20-21页 |
| 2.2.4 分频器 | 第21页 |
| 2.2.5 ∑△调制器 | 第21-22页 |
| 2.2.6 线性相位s域模型和噪声 | 第22-23页 |
| 2.3 锁相环相位噪声分析 | 第23-24页 |
| 2.4 小结 | 第24-25页 |
| 第3章 小数分频器的设计 | 第25-65页 |
| 3.1 锁相环系统指标 | 第25-26页 |
| 3.1.1 频率范围和分辨率 | 第25-26页 |
| 3.1.2 相位噪声与杂散 | 第26页 |
| 3.1.3 切换时间 | 第26页 |
| 3.2 锁相环系统架构 | 第26-28页 |
| 3.3 数字分频器的基本结构 | 第28-32页 |
| 3.3.1 SCL寄存器 | 第28-30页 |
| 3.3.2 伪差分结构寄存器 | 第30-31页 |
| 3.3.3 TSPC寄存器 | 第31-32页 |
| 3.4 高速二分频器 | 第32-36页 |
| 3.4.1 二分频器设计 | 第32-34页 |
| 3.4.2 二分频器仿真 | 第34-36页 |
| 3.5 三分频器 | 第36-41页 |
| 3.5.1 三分频器设计 | 第36-39页 |
| 3.5.2 三分频器仿真 | 第39-41页 |
| 3.6 可编程分频器 | 第41-56页 |
| 3.6.1 可编程分频器结构的设计 | 第41-42页 |
| 3.6.2 8/9预分频器的设计 | 第42-49页 |
| 3.6.3 P、S计数器的设计 | 第49-54页 |
| 3.6.4 可编程分频器的后仿真 | 第54-56页 |
| 3.7 ∑△调制器 | 第56-63页 |
| 3.7.1 ∑△调制器设计 | 第56-60页 |
| 3.7.2 ∑△调制器电路综合与布局布线 | 第60-61页 |
| 3.7.3 Σ△调制器后仿真 | 第61-63页 |
| 3.8 本章总结 | 第63-65页 |
| 第4章 自动频率校准AFC电路设计 | 第65-75页 |
| 4.1 AFC的应用背景 | 第65页 |
| 4.2 AFC的技术比较 | 第65-67页 |
| 4.2.1 频率比较法 | 第65-66页 |
| 4.2.2 时间比较法 | 第66页 |
| 4.2.3 控制电压比较法 | 第66-67页 |
| 4.2.4 AFC技术方案小结 | 第67页 |
| 4.3 AFC的设计 | 第67-73页 |
| 4.3.1 AFC指标要求 | 第67-68页 |
| 4.3.2 AFC单元设计 | 第68-71页 |
| 4.3.3 AFC前仿真结果 | 第71-72页 |
| 4.3.4 AFC版图 | 第72-73页 |
| 4.4 本章总结 | 第73-75页 |
| 第5章 可编程分频器的测试 | 第75-83页 |
| 5.1 测试方案 | 第75-76页 |
| 5.2 测试结果 | 第76-81页 |
| 5.2.1 分频比测试 | 第76-80页 |
| 5.2.2 灵敏度测试 | 第80-81页 |
| 5.2.3 测试总结 | 第81页 |
| 5.3 本章总结 | 第81-83页 |
| 第6章 总结与展望 | 第83-85页 |
| 参考文献 | 第85-89页 |
| 致谢 | 第89-91页 |
| 攻读硕士学位期间发表的论文 | 第91页 |
