| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第一章 绪论 | 第9-11页 |
| 1.1 研究背景及研究意义 | 第9页 |
| 1.2 国内外研究现状 | 第9-10页 |
| 1.3 论文组织结构 | 第10-11页 |
| 第二章 方案的设计及原理概述 | 第11-29页 |
| 2.1 设计指标 | 第11页 |
| 2.2 锁相环系统的原理概述 | 第11-12页 |
| 2.3 杂散及其优化方案 | 第12-15页 |
| 2.3.1 杂散的概念 | 第12-13页 |
| 2.3.2 PLL系统中的杂散成因 | 第13页 |
| 2.3.3 杂散优化方案 | 第13-15页 |
| 2.4 相位噪声及其优化方案 | 第15-20页 |
| 2.4.1 相位噪声的基本概念 | 第15-16页 |
| 2.4.2 相位噪声的影响 | 第16-17页 |
| 2.4.3 PLL系统的相位噪声传输模型及相位噪声优化方案 | 第17-18页 |
| 2.4.4 PLL的电源管理 | 第18-19页 |
| 2.4.5 双环对PLL系统的相位噪声影响 | 第19-20页 |
| 2.5 PLL系统的锁定时间与捷变频方案 | 第20-23页 |
| 2.5.1 PLL的锁定捕获 | 第21-22页 |
| 2.5.2 PLL的周跳 | 第22页 |
| 2.5.3 PLL的捷变频方案 | 第22-23页 |
| 2.6 整体方案设计 | 第23-27页 |
| 2.6.1 频率扩展方案设计 | 第23-24页 |
| 2.6.2 谐波抑制方案设计 | 第24-26页 |
| 2.6.3 功率输出方案设计 | 第26-27页 |
| 2.6.4 系统整体方案框图介绍 | 第27页 |
| 2.7 本章小结 | 第27-29页 |
| 第三章 方案的细节与具体实现 | 第29-55页 |
| 3.1 低杂散方案的细节与具体实现 | 第29-31页 |
| 3.1.1 双环结构低杂散配置算法的实现 | 第29-30页 |
| 3.1.2 EMI注意点 | 第30-31页 |
| 3.2 相位噪声优化方案的细节与具体实现 | 第31-34页 |
| 3.2.1 参考信号的设计 | 第31-32页 |
| 3.2.2 PLL供电芯片选型 | 第32-33页 |
| 3.2.3 环路滤波器的设计 | 第33-34页 |
| 3.3 捷变频方案的细节与具体实现 | 第34-39页 |
| 3.3.1 关键组件的芯片选型 | 第34-36页 |
| 3.3.2 防周跳 | 第36-37页 |
| 3.3.3 芯片本身的跳频加速功能 | 第37页 |
| 3.3.4 配置的时间开销及优化的具体实现 | 第37-39页 |
| 3.4 谐波抑制与频率扩展方案的细节与具体实现 | 第39-44页 |
| 3.4.1 滤波器的设计 | 第39-42页 |
| 3.4.2 频率扩展模块的具体实现 | 第42-44页 |
| 3.5 功率输出方案的细节与具体实现 | 第44-50页 |
| 3.5.1 输出功率的第一级调节 | 第44-45页 |
| 3.5.2 数字步进衰减模块 | 第45-46页 |
| 3.5.3 增益放大器设计 | 第46-49页 |
| 3.5.4 电源规划方案 | 第49-50页 |
| 3.6 整体方案的电路实现 | 第50-53页 |
| 3.7 本章小结 | 第53-55页 |
| 第四章 方案实现电路的测试与结果分析 | 第55-67页 |
| 4.1 电路板加工实物与测试环境介绍 | 第55-56页 |
| 4.2 指标的测试与结果 | 第56-65页 |
| 4.2.1 相位噪声的测试与结果 | 第56-57页 |
| 4.2.2 杂散的测试与结果 | 第57-58页 |
| 4.2.3 跳频的测试与结果 | 第58-60页 |
| 4.2.4 输出功率的测试与结果 | 第60-61页 |
| 4.2.5 谐波抑制的测试与结果 | 第61-65页 |
| 4.3 本章小结 | 第65-67页 |
| 第五章 总结与展望 | 第67-69页 |
| 致谢 | 第69-71页 |
| 参考文献 | 第71-72页 |