摘要 | 第5-7页 |
Abstract | 第7-8页 |
1、绪论 | 第12-20页 |
1.1 ATLAS液氩量能器 | 第12-14页 |
1.2 ATLAS液氩量能器触发读出电子学系统Phase-I升级 | 第14-16页 |
1.3 ATLAS触发读出系统光纤数据链和光纤控制链 | 第16-20页 |
2、光纤数据链路前端设计 | 第20-90页 |
2.1 光纤数据链路设计需求 | 第20-21页 |
2.2 LOCx2芯片设计 | 第21-83页 |
2.2.1 LOCic编码器设计 | 第23-59页 |
2.2.1.1 LOCic编码设计 | 第25-28页 |
2.2.1.2 编码器顶层设计 | 第28-31页 |
2.2.1.3 FIFO子模块 | 第31-40页 |
2.2.1.4 PRBS产生器子模块 | 第40-43页 |
2.2.1.5 Scrambler扰码器子模块 | 第43-46页 |
2.2.1.6 CRC产生器子模块 | 第46-50页 |
2.2.1.7 帧合成器子模块 | 第50-53页 |
2.2.1.8 时钟分发器 | 第53-57页 |
2.2.1.9 LOCic编码器原理图与版图 | 第57-58页 |
2.2.1.10 LOCic编码器后仿真 | 第58-59页 |
2.2.2 LOCx2芯片其他模块设计 | 第59-75页 |
2.2.2.1 Serializer并串转换器模块 | 第59-64页 |
2.2.2.2 PLL模块 | 第64-72页 |
2.2.2.3 I2C从机模块 | 第72-75页 |
2.2.3 LOCx2顶层设计 | 第75-83页 |
2.2.3.1 LOCx2顶层原理图与版图 | 第75-76页 |
2.2.3.2 LOCx2芯片整体延迟与功耗仿真统计 | 第76-77页 |
2.2.3.3 LOCx2引脚定义与封装 | 第77-83页 |
2.3 LOCld2芯片和MTx模块设计 | 第83-88页 |
2.3.1 LOCld2设计 | 第83-84页 |
2.3.2 LOCld2原理图和版图 | 第84-85页 |
2.3.3 LOCld2后仿真验证 | 第85-86页 |
2.3.4 LOCld2引脚定义与封装 | 第86-87页 |
2.3.5 MTx模块设计 | 第87-88页 |
2.4 本章小结 | 第88-90页 |
3、光纤数据链路后端设计 | 第90-96页 |
3.1 需求分析 | 第90页 |
3.2 数据接收器 | 第90-92页 |
3.3 LOCx2测试固件 | 第92-95页 |
3.4 本章小结 | 第95-96页 |
4、光纤数据链路测试 | 第96-106页 |
4.1 LOCx2测试 | 第96-103页 |
4.1.1 Serializer和PLL测试 | 第98-99页 |
4.1.2 LOCic编码器测试和链路测试 | 第99-103页 |
4.2 LOCld2芯片和MTx测试 | 第103-104页 |
4.3 本章小结 | 第104-106页 |
5、光纤控制链路设计与测试 | 第106-132页 |
5.1 控制链路前端设计 | 第106-119页 |
5.1.1 设计需求 | 第106-107页 |
5.1.2 系统设计 | 第107-118页 |
5.1.2.1 GBTx | 第108-112页 |
5.1.2.2 GBT-SCA | 第112-115页 |
5.1.2.3 时钟与复位信号分布设计 | 第115-116页 |
5.1.2.4 ASICs配置与状态监控设计 | 第116页 |
5.1.2.5 电源控制与监控设计 | 第116-118页 |
5.1.3 评估板设计 | 第118-119页 |
5.2 控制链路后端设计 | 第119-124页 |
5.3 控制链路测试 | 第124-130页 |
5.3.1 时钟与复位信号分布评估 | 第125-126页 |
5.3.2 ASICs配置与状态监控评估 | 第126-127页 |
5.3.3 电源控制与监控评估 | 第127页 |
5.3.4 1/5 LTDB板原型测试 | 第127-130页 |
5.5 本章小结 | 第130-132页 |
6、总结与展望 | 第132-136页 |
6.1 内容总结 | 第132-134页 |
6.2 展望 | 第134-136页 |
参考文献 | 第136-140页 |
在校期间发表的学术论文与取得的科研成果 | 第140-141页 |
致谢 | 第141页 |