| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 第一章 绪论 | 第10-14页 |
| 1.1 研究背景和意义 | 第10-11页 |
| 1.2 视频实时采集系统发展现状 | 第11-12页 |
| 1.3 视频实时采集系统的发展趋势 | 第12页 |
| 1.4 主要研究工作及内容安排 | 第12-14页 |
| 第二章 实验平台介绍 | 第14-19页 |
| 2.1 硬件平台概述 | 第14-18页 |
| 2.1.1 实验所用FPGA芯片介绍 | 第14页 |
| 2.1.2 实验所用摄像头介绍 | 第14-17页 |
| 2.1.3 实验所用SDRAM介绍 | 第17-18页 |
| 2.2 开发环境概述 | 第18页 |
| 2.3 本章小结 | 第18-19页 |
| 第三章 视频实时采集系统总体设计 | 第19-22页 |
| 3.1 视频实时采集系统总体设计方案 | 第19-20页 |
| 3.2 视频实时采集系统各模块功能分析 | 第20页 |
| 3.3 视频实时采集系统软件设计流程图 | 第20-21页 |
| 3.4 本章小结 | 第21-22页 |
| 第四章 视频实时采集系统各模块详细设计 | 第22-55页 |
| 4.1 全局时钟模块设计 | 第22-26页 |
| 4.2 摄像头配置模块设计 | 第26-35页 |
| 4.2.1 OV7725的SCCB接口介绍 | 第26-27页 |
| 4.2.2 OV7725内部寄存器的配置 | 第27-29页 |
| 4.2.3 OV7725寄存器SCCB初始化设计 | 第29-33页 |
| 4.2.4 OV7725的感光阵列和输出视频时序分析 | 第33-35页 |
| 4.3 摄像头视频流采集模块设计 | 第35-37页 |
| 4.3.1 OV7725行/场信号、像素时钟捕获电路设计 | 第36页 |
| 4.3.2 10 帧信号的延迟及1帧同步电路的实现 | 第36-37页 |
| 4.3.3 8bit数据的采集与RGB565的拼接实现 | 第37页 |
| 4.3.4 输出最终的行场、像素有效信号 | 第37页 |
| 4.4 SDRAM存储控制模块的设计 | 第37-47页 |
| 4.4.1 SDRAM的物理特性及基本操作命令介绍 | 第37-40页 |
| 4.4.2 SDRAM宏定义文件的设计 | 第40-42页 |
| 4.4.3 SDRAM两端口控制器架构的设计 | 第42-43页 |
| 4.4.4 DCFIFO读/写操作的实现 | 第43-44页 |
| 4.4.5 SDRAM的Bank兵乓读/写的实现 | 第44-47页 |
| 4.5 VGA显示控制模块设计 | 第47-54页 |
| 4.5.1 VGA接口简介 | 第47-48页 |
| 4.5.2 VGA时序分析 | 第48-50页 |
| 4.5.3 VGA驱动电路设计 | 第50-52页 |
| 4.5.4 VGA驱动时序的FPGA实现 | 第52-54页 |
| 4.6 本章小结 | 第54-55页 |
| 第五章 系统调试与分析 | 第55-61页 |
| 5.1 硬件调试 | 第55页 |
| 5.2 软件调试 | 第55-57页 |
| 5.2.1 OV7725视频采集模块时序分析 | 第55-56页 |
| 5.2.2 OV7725视频采集模块波形分析 | 第56-57页 |
| 5.2.3 VGA驱动时序的仿真 | 第57页 |
| 5.3 管脚约束与程序下载 | 第57-59页 |
| 5.4 调试结果 | 第59-60页 |
| 5.5 本章小结 | 第60-61页 |
| 第六章 工作总结与展望 | 第61-62页 |
| 6.1 工作总结 | 第61页 |
| 6.2 展望 | 第61-62页 |
| 参考文献 | 第62-64页 |
| 致谢 | 第64-65页 |
| 个人简介 | 第65-66页 |
| 附录 | 第66-80页 |
| 附录一 | 第66-70页 |
| 附录二 | 第70-75页 |
| 附录三 | 第75-77页 |
| 附录四 | 第77-80页 |
