光传送网中包重组电路的设计与实现
| 摘要 | 第1-4页 |
| ABSTRACT | 第4-9页 |
| 第1章 绪论 | 第9-15页 |
| ·研究背景及意义、项目来源 | 第9-10页 |
| ·项目研究背景及意义 | 第9-10页 |
| ·项目来源 | 第10页 |
| ·国内外研究现状 | 第10-13页 |
| ·OTN技术的研究现状 | 第10-11页 |
| ·数据包重组技术的相关研究 | 第11-13页 |
| ·论文的主要工作 | 第13页 |
| ·论文的组织结构 | 第13-15页 |
| 第2章 数据包重组电路系统设计 | 第15-23页 |
| ·OTN分组交换芯片总体结构 | 第15-16页 |
| ·数据包重组电路技术规范的制定 | 第16-21页 |
| ·功能定义 | 第17-18页 |
| ·接口定义 | 第18-20页 |
| ·时序定义 | 第20-21页 |
| ·本章小结 | 第21-23页 |
| 第3章 数据包重组电路详细设计 | 第23-35页 |
| ·数据包重组电路顶层结构设计 | 第23-24页 |
| ·数据包重组电路功能模块划分 | 第24-25页 |
| ·数据包写缓存模块电路设计 | 第25-26页 |
| ·写缓存模块结构分析 | 第25-26页 |
| ·写缓存模块设计实现 | 第26页 |
| ·ODUk类型控制模块电路设计 | 第26-27页 |
| ·ODUk类型控制模块结构分析 | 第26-27页 |
| ·ODUk类型控制模块设计实现 | 第27页 |
| ·包重组模块电路设计 | 第27-32页 |
| ·ODU0重组设计与实现 | 第27-29页 |
| ·ODU1重组设计与实现 | 第29-31页 |
| ·ODU2重组设计与实现 | 第31-32页 |
| ·SARIF_TX模块电路设计 | 第32-33页 |
| ·SARIF_TX模块结构分析 | 第32页 |
| ·SARIF_TX模块设计实现 | 第32-33页 |
| ·数据包重组请求模块电路设计 | 第33-34页 |
| ·数据包重组请求模块结构分析 | 第33-34页 |
| ·数据包重组请求模块设计实现 | 第34页 |
| ·本章小结 | 第34-35页 |
| 第4章 数据包重组电路的仿真验证 | 第35-49页 |
| ·仿真验证平台总体结构 | 第35-36页 |
| ·数据包写缓存模块的仿真验证 | 第36-39页 |
| ·功能验证点说明 | 第37页 |
| ·验证结果及分析 | 第37-39页 |
| ·数据包请求模块的仿真验证 | 第39-41页 |
| ·功能验证点说明 | 第39-40页 |
| ·验证结果及分析 | 第40-41页 |
| ·数据包重组模块的仿真验证 | 第41-45页 |
| ·功能验证点说明 | 第41页 |
| ·验证结果及分析 | 第41-45页 |
| ·ODUk类型控制模块的仿真验证 | 第45-46页 |
| ·功能验证点说明 | 第45页 |
| ·验证结果及分析 | 第45-46页 |
| ·SAR_TX模块的仿真验证 | 第46-47页 |
| ·功能验证点说明 | 第46页 |
| ·验证结果及分析 | 第46-47页 |
| ·ODUk模式切换的验证实现 | 第47页 |
| ·本章小结 | 第47-49页 |
| 第5章 数据包重组电路FPGA测试 | 第49-67页 |
| ·测试环境与对象 | 第49页 |
| ·测试系统组成 | 第49-51页 |
| ·OTN分组接口电路芯片逻辑综合 | 第51-54页 |
| ·逻辑综合RTL图 | 第51页 |
| ·设置时序约束 | 第51-52页 |
| ·下载配置 | 第52-53页 |
| ·电路逻辑综合资源与速率 | 第53-54页 |
| ·数据包重组模块的FPGA测试 | 第54-64页 |
| ·写缓存模块的FPGA测试 | 第54页 |
| ·正常模式下功能测试 | 第54-57页 |
| ·多包模式下功能测试 | 第57-59页 |
| ·丢包模式下功能测试 | 第59-61页 |
| ·SARIF_TX模块的FPGA测试 | 第61-62页 |
| ·ODUk类型控制模块的FPGA测试 | 第62-63页 |
| ·数据包重组请求模块的FPGA测试 | 第63-64页 |
| ·与PMC公司推出的DIGI-G4芯片的比较 | 第64页 |
| ·本章小结 | 第64-67页 |
| 第6章 总结与展望 | 第67-69页 |
| ·总结 | 第67页 |
| ·展望 | 第67-69页 |
| 参考文献 | 第69-71页 |
| 攻读学位期间取得的研究成果 | 第71-73页 |
| 致谢 | 第73-74页 |
