| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 第1章 绪论 | 第8-11页 |
| ·引言 | 第8页 |
| ·内存的发展历史 | 第8-9页 |
| ·DDR SDRAM 存储控制器国内外研究现状 | 第9-10页 |
| ·课题研究的意义及应用背景 | 第10页 |
| ·本文主要研究内容 | 第10-11页 |
| 第2章 PXI 示波器DDR SDRAM 控制器设计基础 | 第11-22页 |
| ·虚拟示波器 | 第11-13页 |
| ·虚拟仪器发展现状及介绍 | 第11-12页 |
| ·虚拟示波器的技术指标 | 第12-13页 |
| ·DDR SDRAM 研究 | 第13-16页 |
| ·DDR SDRAM 的基本特点 | 第13-14页 |
| ·DDR SDRAM 的基本操作 | 第14-16页 |
| ·FPGA 及VHDL 语言 | 第16-21页 |
| ·FPGA 的基本组成 | 第17-18页 |
| ·FPGA 设计的基本流程 | 第18-19页 |
| ·硬件描述语言VHDL 的特点及基本结构 | 第19-20页 |
| ·硬件描述语言的设计思想 | 第20-21页 |
| ·本章小结 | 第21-22页 |
| 第3章 DDR SDRAM 控制器关键技术及硬件实现 | 第22-35页 |
| ·引言 | 第22页 |
| ·DDR SDRAM 命令控制 | 第22-25页 |
| ·时钟控制 | 第25-26页 |
| ·DDR SDRAM 时钟控制 | 第25-26页 |
| ·DDR SDRAM 控制器时钟控制 | 第26页 |
| ·刷新控制 | 第26-29页 |
| ·DDR SDRAM 内部刷新电路 | 第26-28页 |
| ·DDR SDRAM 控制器刷新控制 | 第28-29页 |
| ·DDR SDRAM 控制器外围硬件电路设计 | 第29-32页 |
| ·控制器数据输入电路设计 | 第29页 |
| ·控制器时钟输入电路设计 | 第29-30页 |
| ·控制器电源电路设计 | 第30-32页 |
| ·DDR SDRAM 电路布局布线设计 | 第32-34页 |
| ·DDR SDRAM 印制电路板叠层设计 | 第32-33页 |
| ·DDR SDRAM 信号分组布线 | 第33-34页 |
| ·本章小结 | 第34-35页 |
| 第4章 DDR SDRAM 控制器设计 | 第35-49页 |
| ·DDR SDRAM 控制器设计框图 | 第35-36页 |
| ·DDR SDRAM 控制器命令接口 | 第36-40页 |
| ·DDR SDRAM 控制器模块化设计 | 第40-45页 |
| ·控制接口模块 | 第41-42页 |
| ·数据通道模块 | 第42-43页 |
| ·命令模块 | 第43-45页 |
| ·DDR SDRAM 控制器状态转换机设计实现 | 第45-48页 |
| ·初始化状态机实现 | 第46-47页 |
| ·连续读写状态机实现 | 第47-48页 |
| ·本章小结 | 第48-49页 |
| 第5章 DDR SDRAM 控制器硬件电路仿真验证 | 第49-56页 |
| ·引言 | 第49页 |
| ·开发及验证工具 | 第49-51页 |
| ·QuartusII 开发平台简介 | 第49-50页 |
| ·功能及时序仿真及SignalTapII 逻辑仿真器 | 第50-51页 |
| ·硬件平台下载配置设置 | 第51页 |
| ·仿真硬件平台 | 第51-52页 |
| ·仿真结果及分析 | 第52-55页 |
| ·本章小结 | 第55-56页 |
| 结论 | 第56-57页 |
| 参考文献 | 第57-61页 |
| 致谢 | 第61页 |
