数模混合电路可测试性设计研究
| 摘要 | 第1-4页 |
| Abstract | 第4-9页 |
| 第一章 绪论 | 第9-14页 |
| ·课题背景及意义 | 第9页 |
| ·国内外研究应用状况及发展趋势 | 第9-12页 |
| ·国外研究现状 | 第9-11页 |
| ·国内研究现状 | 第11-12页 |
| ·国内外研究发展趋势 | 第12页 |
| ·论文结构安排 | 第12-14页 |
| 第二章 可测试性设计技术概述 | 第14-20页 |
| ·可测试性设计对系统性能的影响 | 第14-15页 |
| ·可测试性设计专项设计方法 | 第15-16页 |
| ·可测试性设计结构设计方法 | 第16-17页 |
| ·内建自测试 | 第16-17页 |
| ·全扫描 | 第17页 |
| ·部分扫描 | 第17页 |
| ·边界扫描 | 第17-20页 |
| ·边界扫描技术基本原理 | 第17-18页 |
| ·边界扫描基本结构 | 第18-19页 |
| ·边界扫描测试指令 | 第19-20页 |
| 第三章 某数模混合电路测试性分析评估 | 第20-43页 |
| ·某数模混合电路结构与测试要求 | 第20-22页 |
| ·电路结构组成 | 第20-21页 |
| ·测试要求与设计目标 | 第21-22页 |
| ·故障模式分析 | 第22-27页 |
| ·故障模式分类 | 第22页 |
| ·某数模混合电路关键器件故障模式分析 | 第22-26页 |
| ·某数模混合电路故障树分析 | 第26-27页 |
| ·测试性建模分析评估 | 第27-43页 |
| ·测试性建模方法 | 第28-30页 |
| ·测试性建模整体方案 | 第30-37页 |
| ·测试性设计改进 | 第37-39页 |
| ·测试性评估 | 第39-42页 |
| ·小结 | 第42-43页 |
| 第四章 数模混合电路测试平台硬件设计 | 第43-55页 |
| ·故障注入电路设计 | 第43-47页 |
| ·边界扫描器件的故障注入电路设计 | 第43-45页 |
| ·非边界扫描器件的故障注入电路设计 | 第45-46页 |
| ·模拟器件的故障注入电路设计 | 第46-47页 |
| ·测试控制电路设计 | 第47-49页 |
| ·单片机模块 | 第48页 |
| ·TAP控制器 | 第48页 |
| ·串口通讯模块 | 第48-49页 |
| ·扫描链路设计 | 第49-52页 |
| ·串行链路方式 | 第49-50页 |
| ·并行链路方式 | 第50页 |
| ·独立多路径方式 | 第50-51页 |
| ·其他扫描链路方式 | 第51页 |
| ·扫描链路方式的选择与改进 | 第51-52页 |
| ·数模混合电路测试平台原理样机 | 第52-53页 |
| ·小结 | 第53-55页 |
| 第五章 数模混合电路测试平台软件设计 | 第55-71页 |
| ·单片机程序设计 | 第55-61页 |
| ·边界扫描控制器加载数据及读取方法 | 第56-57页 |
| ·单片机控制边界扫描控制器程序流程 | 第57-60页 |
| ·串口通讯程序设计 | 第60-61页 |
| ·边界扫描互联测试算法 | 第61-68页 |
| ·互联测试的基本原理 | 第61-62页 |
| ·互联测试的常见算法 | 第62-66页 |
| ·互联测试的改进算法 | 第66-68页 |
| ·计算机人机交互软件设计 | 第68-70页 |
| ·小结 | 第70-71页 |
| 第六章 数模混合电路测试系统实验验证 | 第71-81页 |
| ·测试实验平台与实验内容 | 第71-79页 |
| ·完整性测试 | 第71-73页 |
| ·互联测试 | 第73-75页 |
| ·簇测试 | 第75页 |
| ·模拟电路测试 | 第75-77页 |
| ·测试结果统计 | 第77-79页 |
| ·系统性能变化分析 | 第79-81页 |
| ·测试性水平变化 | 第79页 |
| ·系统其他性能变化 | 第79-81页 |
| 第七章 总结与展望 | 第81-83页 |
| ·全文工作总结 | 第81-82页 |
| ·主要研究内容 | 第81页 |
| ·主要进步点 | 第81页 |
| ·存在的不足 | 第81-82页 |
| ·下一步工作展望 | 第82-83页 |
| 致谢 | 第83-84页 |
| 参考文献 | 第84-89页 |
| 附录A 芯片BSDL信息 | 第89-99页 |
| 附录B 程序代码 | 第99-107页 |
| 附录C 硕士研究生期间发表的学术论文情况 | 第107页 |
