| 摘要 | 第1-6页 |
| ABSTRACT | 第6-10页 |
| 第一章 绪论 | 第10-17页 |
| ·课题研究背景及意义 | 第10-11页 |
| ·课题研究背景 | 第10-11页 |
| ·课题研究意义 | 第11页 |
| ·国内外研究现状 | 第11-15页 |
| ·RFID 技术简介及现状 | 第11-14页 |
| ·发展趋势 | 第14-15页 |
| ·本文的主要内容及章节安排 | 第15-17页 |
| 第二章 基于 FPGA 的 RFID 读写器数字基带系统设计 | 第17-28页 |
| ·ISO/IEC 18000-6C 协议介绍 | 第17-18页 |
| ·ISO/IEC 18000-6C 协议分析 | 第18-24页 |
| ·编码技术 | 第18-19页 |
| ·PIE 编码 | 第18-19页 |
| ·FM0 编码 | 第19页 |
| ·数据校验方式 | 第19-20页 |
| ·ISO/IEC 18000-6C 协议命令和状态 | 第20-23页 |
| ·防碰撞技术 | 第23-24页 |
| ·设计技术指标 | 第24页 |
| ·读写器的数字基带系统结构 | 第24-27页 |
| ·读写器系统结构介绍 | 第24-25页 |
| ·数字基带系统整体结构 | 第25-27页 |
| ·本章小结 | 第27-28页 |
| 第三章 基于 FPGA 的 RFID 读写器数字基带模块设计 | 第28-59页 |
| ·PIE 编码模块 | 第28-32页 |
| ·PIE 编码 | 第28-29页 |
| ·命令数据的同步头 | 第29-31页 |
| ·命令数据的同步头定义 | 第29-30页 |
| ·命令数据同步头的编码方法 | 第30-31页 |
| ·PIE 编码的实现 | 第31-32页 |
| ·FM0 解码模块 | 第32-34页 |
| ·FM0 编码规则 | 第32-33页 |
| ·FM0 解码模块的实现 | 第33-34页 |
| ·CRC 校验模块 | 第34-36页 |
| ·协议控制模块 | 第36-41页 |
| ·时序控制模块 | 第36-38页 |
| ·状态转换模块 | 第38-40页 |
| ·协议控制模块的实现 | 第40-41页 |
| ·通信接口模块与并串转换模块 | 第41-43页 |
| ·波特率发生模块 | 第41-42页 |
| ·发送模块 | 第42页 |
| ·接收模块 | 第42页 |
| ·并串转换模块 | 第42-43页 |
| ·通信接口模块的实现 | 第43页 |
| ·滤波器 | 第43-50页 |
| ·升余弦数字滤波器的设计 | 第43-45页 |
| ·希尔伯特滤波器的设计 | 第45页 |
| ·信道滤波器的设计 | 第45-49页 |
| ·FIR 信道滤波器的设计 | 第46-48页 |
| ·IIR 信道滤波器的设计 | 第48-49页 |
| ·滤波器的实现 | 第49-50页 |
| ·防碰撞算法的改进及实现 | 第50-57页 |
| ·防碰撞算法研究 | 第50-51页 |
| ·基于 Q 值的随机槽时隙防碰撞算法及改进 | 第51-54页 |
| ·改进 Q 算法中 Q 的最佳值选择 | 第54-56页 |
| ·改进 Q 算法的性能仿真与实现 | 第56-57页 |
| ·数字基带系统的整体实现 | 第57-58页 |
| ·本章小结 | 第58-59页 |
| 第四章 测试结果与分析 | 第59-75页 |
| ·FPGA 验证流程 | 第59-60页 |
| ·系统测试平台 | 第60-62页 |
| ·各个模块的仿真与验证 | 第62-70页 |
| ·PIE 编码模块的仿真与验证 | 第62-63页 |
| ·FM0 解码模块的仿真与验证 | 第63-64页 |
| ·串并转换模块的仿真与验证 | 第64页 |
| ·CRC 校验模块的仿真与验证 | 第64-67页 |
| ·滤波器模块仿真与验证 | 第67-69页 |
| ·升余弦滤波器的仿真与验证 | 第67-68页 |
| ·希尔伯特滤波器仿真与验证 | 第68-69页 |
| ·信道滤波器的仿真与测试 | 第69页 |
| ·防碰撞模块的仿真 | 第69-70页 |
| ·数字基带系统整体仿真与测试 | 第70-74页 |
| ·数字基带系统仿真 | 第70-71页 |
| ·数字基带系统测试 | 第71-74页 |
| ·本章小结 | 第74-75页 |
| 第五章 总结与展望 | 第75-76页 |
| ·全文总结 | 第75页 |
| ·展望 | 第75-76页 |
| 致谢 | 第76-77页 |
| 参考文献 | 第77-79页 |
