| 摘要 | 第1-6页 |
| ABSTRACT | 第6-9页 |
| 第1章 引言 | 第9-12页 |
| ·选题背景及意义 | 第9-10页 |
| ·国内外研究动态 | 第10-11页 |
| ·国外发展及研究现状 | 第10页 |
| ·国内发展及研究现状 | 第10-11页 |
| ·主要研究内容 | 第11-12页 |
| 第2章 RapidIO结构体系的分析与研究 | 第12-21页 |
| ·RapidIO协议层次结构的逻辑操作与事务包 | 第12-16页 |
| ·RapidIO协议层次结构 | 第12-13页 |
| ·RapidIO逻辑操作 | 第13-15页 |
| ·RapidIO事务包格式 | 第15-16页 |
| ·RapidIO逻辑层的结构分析 | 第16-17页 |
| ·RapidIO传输层的结构分析 | 第17-18页 |
| ·RapidIO物理层的结构分析 | 第18-19页 |
| ·RapidIO接口物理层的电气特性 | 第19-20页 |
| ·本章小结 | 第20-21页 |
| 第3章 RapidlO接口的串行物理层设计 | 第21-42页 |
| ·软硬件设计平台与编程语言的选择 | 第21-22页 |
| ·软件平台的选择 | 第21-22页 |
| ·硬件平台的选择 | 第22页 |
| ·编程语言的选择 | 第22页 |
| ·RapidIO接口的串行物理层的整体设计 | 第22-24页 |
| ·CRC检验码模块的设计与验证 | 第24-28页 |
| ·CRC检验原理 | 第24-25页 |
| ·RapidIO物理层CRC检验码格式 | 第25页 |
| ·RapidIO物理层CRC检验码编码模块的设计 | 第25-27页 |
| ·RapidIO物理层CRC检验码编码模块的验证 | 第27-28页 |
| ·8B/10B编解码模块的设计与验证 | 第28-32页 |
| ·8B/10B编码原理 | 第28-29页 |
| ·8B/10B编解码功能模块的设计 | 第29-32页 |
| ·8B/10B编解码功能模块的验证 | 第32页 |
| ·串并转换功能模块的设计与验证 | 第32-34页 |
| ·串并转换功能模块的设计 | 第32-33页 |
| ·串并转换功能模块的验证 | 第33-34页 |
| ·通道同步功能模块的设计与验证 | 第34-39页 |
| ·位同步模块的设计 | 第34-36页 |
| ·位同步模块的验证 | 第36页 |
| ·码组边界对齐模块的设计 | 第36-39页 |
| ·码组边界对齐模块的验证 | 第39页 |
| ·电路优化设计 | 第39-41页 |
| ·速度影响因素 | 第39-40页 |
| ·提高速度方法 | 第40-41页 |
| ·本章小结 | 第41-42页 |
| 第4章 具有RapidIO接口的互连应用系统的设计 | 第42-48页 |
| ·具有RapidIO接口的互连应用系统的设计 | 第42-46页 |
| ·RapidIO模块的添加与参数设置 | 第43页 |
| ·DMA模块的添加与参数设置 | 第43-44页 |
| ·FIFO模块的添加与参数设置 | 第44-45页 |
| ·Memory模块的添加与参数设置 | 第45-46页 |
| ·各模块顶层互连 | 第46页 |
| ·具有RapidIO接口的互连应用系统的工作流程 | 第46-47页 |
| ·本章小结 | 第47-48页 |
| 第5章 具有RapidIO接口的互连应用系统的验证 | 第48-55页 |
| ·仿真与验证方法 | 第48页 |
| ·具有RapidIO接口的应用系统的验证模型 | 第48-49页 |
| ·具有RapidIO接口的应用系统的验证流程 | 第49-51页 |
| ·验证结果分析 | 第51-54页 |
| ·本章小结 | 第54-55页 |
| 第6章 结论与展望 | 第55-57页 |
| 参考文献 | 第57-61页 |
| 在学期间发表的学术论文和参加科研情况 | 第61-62页 |
| 致谢 | 第62页 |