基于FPGA的3G误码仪关键技术研究与仿真
| 摘要 | 第1-5页 |
| Abstract | 第5-9页 |
| 1 绪论 | 第9-12页 |
| ·3G 误码仪研究概况 | 第9-11页 |
| ·本论文所做工作 | 第11-12页 |
| 2 CPRI 协议的研究 | 第12-18页 |
| ·CPRI 接口协议的形成 | 第12-13页 |
| ·CPRI 规范的介绍 | 第13-17页 |
| ·CPRI 接口规范兼容 3G 网络 | 第17页 |
| ·本章小结 | 第17-18页 |
| 3 中断模式下误码测试系统的信号发生模块设计 | 第18-38页 |
| ·误码性能评估参数 | 第18-19页 |
| ·中断模式下误码测试系统模块设计原理 | 第19-20页 |
| ·伪随机码的产生模块 | 第20-26页 |
| ·数据的 SDRAM 存储器存储 | 第26-29页 |
| ·8b10b 编码模块 | 第29-35页 |
| ·并串转换模块 | 第35-37页 |
| ·本章小结 | 第37-38页 |
| 4 帧同步实现 | 第38-45页 |
| ·同步字符 K28.5 | 第38页 |
| ·发射端同步字符插入 | 第38-40页 |
| ·接收端同步字符检测实现帧恢复 | 第40-44页 |
| ·本章小结 | 第44-45页 |
| 5 通信模式下误码测试系统接收端的研究 | 第45-54页 |
| ·通信模式下误码测试系统设计 | 第45-46页 |
| ·1:10 串并转换 | 第46-47页 |
| ·数据字节恢复模块 | 第47-48页 |
| ·8b10b 解码 | 第48-49页 |
| ·FIFO 存储器模块设计 | 第49-51页 |
| ·误码比较计数显示模块 | 第51-53页 |
| ·本章小结 | 第53-54页 |
| 6 误码测试系统总控制模块的设计与仿真 | 第54-61页 |
| ·总控制模块设计 | 第54-55页 |
| ·总控制模块仿真 | 第55-60页 |
| ·本章小结 | 第60-61页 |
| 7 总结和展望 | 第61-62页 |
| 致谢 | 第62-63页 |
| 参考文献 | 第63-66页 |
