| 摘要 | 第1-5页 |
| ABSTRACT | 第5-10页 |
| 第一章 绪论 | 第10-17页 |
| ·课题背景 | 第10-11页 |
| ·DRAM 存储器的发展 | 第11-12页 |
| ·SDRAM 控制器的作用及其发展 | 第12-14页 |
| ·研究内容 | 第14-15页 |
| ·论文的结构 | 第15-17页 |
| 第二章 SDRAM 的结构与特性 | 第17-29页 |
| ·SDRAM 的结构 | 第17-22页 |
| ·SDRAM 的基本原理 | 第17-20页 |
| ·SDR SDRAM 和 DDR SDRAM 的区别 | 第20-22页 |
| ·SDRAM 的主要命令 | 第22-24页 |
| ·SDRAM 的主要时序参数 | 第24页 |
| ·SDRAM 的主要操作时序 | 第24-28页 |
| ·SDRAM 上电操作 | 第24-25页 |
| ·SDRAM 初始化操作 | 第25-26页 |
| ·SDRAM 读操作 | 第26-27页 |
| ·SDRAM 写操作 | 第27-28页 |
| ·SDRAM 刷新操作 | 第28页 |
| ·本章小结 | 第28-29页 |
| 第三章 SDRAM 控制器的设计 | 第29-45页 |
| ·设计指标 | 第29-31页 |
| ·常见系统总线的特点及比较 | 第31-35页 |
| ·AHB 总线 | 第31-32页 |
| ·AXI 总线 | 第32-33页 |
| ·OCP 总线 | 第33-34页 |
| ·各种总线协议的比较和选择 | 第34-35页 |
| ·常见仲裁机制的特点及比较 | 第35-36页 |
| ·固定优先级 | 第35页 |
| ·轮循优先级 | 第35-36页 |
| ·各种仲裁协议的比较和选择 | 第36页 |
| ·总线接口模块设计方案 | 第36-37页 |
| ·SDRAM 接口模块设计方案 | 第37-43页 |
| ·SDRAM 控制状态机设计 | 第40-41页 |
| ·SDRAM 读写状态机设计 | 第41-42页 |
| ·DQS 延时模块的设计 | 第42-43页 |
| ·刷新控制模块的设计 | 第43页 |
| ·本章小结 | 第43-45页 |
| 第四章 总线接口模块的优化 | 第45-55页 |
| ·测试平台和测试程序的选取 | 第45-47页 |
| ·仿真及测试平台 | 第45-46页 |
| ·STREAM 测试基准程序 | 第46页 |
| ·DMA 访问 | 第46-47页 |
| ·仲裁方式优化 | 第47-54页 |
| ·带权重的轮循优先级 | 第48-50页 |
| ·QoS 频宽分配 | 第50-53页 |
| ·访存调度及其优化 | 第53-54页 |
| ·本章小结 | 第54-55页 |
| 第五章 SDRAM 接口模块的优化 | 第55-63页 |
| ·刷新控制优化 | 第55-58页 |
| ·Page 管理优化 | 第58-60页 |
| ·地址映射优化 | 第60-61页 |
| ·性能对比分析 | 第61页 |
| ·本章小结 | 第61-63页 |
| 第六章 SDRAM 控制器的 FPGA 验证 | 第63-71页 |
| ·FPGA 验证平台的建立 | 第63-65页 |
| ·FPGA 综合及验证结果 | 第65-68页 |
| ·性能评估 | 第68-69页 |
| ·本章小结 | 第69-71页 |
| 第七章 总结与展望 | 第71-73页 |
| ·总结 | 第71-72页 |
| ·展望 | 第72-73页 |
| 致谢 | 第73-74页 |
| 参考文献 | 第74-76页 |