基于FPGA的TDD基带通信系统的设计和实现
| 摘要 | 第1-5页 |
| Abstract | 第5-13页 |
| 第一章 绪论 | 第13-19页 |
| ·研究背景和现状 | 第13-16页 |
| ·TDD 通信模式介绍 | 第16-18页 |
| ·论文主要内容及结构安排 | 第18-19页 |
| 第二章 TDD 基带通信系统介绍 | 第19-37页 |
| ·TDD 模式基带通信系统框架 | 第19-23页 |
| ·TDD 无线通信系统 | 第19-20页 |
| ·TDD 基带系统框架 | 第20-23页 |
| ·TDD 模式通信协议 | 第23-28页 |
| ·TDD 通信系统结构模型 | 第23-24页 |
| ·TDD 同步通信协议 | 第24-27页 |
| ·TDD 帧结构 | 第27-28页 |
| ·TDD 帧同步 | 第28页 |
| ·系统硬件组成和芯片介绍 | 第28-37页 |
| ·系统硬件框架组成 | 第28-29页 |
| ·芯片介绍 | 第29-37页 |
| 第三章 基于 FPGA 的系统设计和实现 | 第37-66页 |
| ·FPGA 内部流程设计 | 第37-39页 |
| ·接收机 | 第37-38页 |
| ·发射机 | 第38-39页 |
| ·时钟模块 | 第39-41页 |
| ·FPGA 与 DSP 的接口 | 第41-51页 |
| ·DSP 与 FPGA 的连接 | 第41-42页 |
| ·接收机的 FPGA 和 DSP 接口 | 第42-47页 |
| ·发射机的 FPGA 与 DSP 接口 | 第47-51页 |
| ·FPGA 与 ADC 的接口 | 第51-54页 |
| ·FPGA 与 DAC 的接口 | 第54-57页 |
| ·扰码编解码 | 第57-58页 |
| ·差分编解码 | 第58-59页 |
| ·IQ 分路 | 第59-60页 |
| ·电平映射 | 第60-61页 |
| ·四倍插值 | 第61-62页 |
| ·位同步 | 第62页 |
| ·帧同步 | 第62-63页 |
| ·TDD 收发切换控制 | 第63-66页 |
| 第四章 系统调试与分析 | 第66-70页 |
| ·系统测试平台连接和工具 | 第66-67页 |
| ·测试结果和分析 | 第67-70页 |
| 第五章 总结和展望 | 第70-72页 |
| ·工作总结 | 第70页 |
| ·研究展望 | 第70-72页 |
| 参考文献 | 第72-74页 |
| 致谢 | 第74-75页 |
| 个人简历 | 第75-76页 |
| 攻读硕士学位期间的研究成果 | 第76-77页 |
