| 摘要 | 第1-11页 |
| ABSTRACT | 第11-13页 |
| 第一章 绪论 | 第13-18页 |
| ·课题背景 | 第13-15页 |
| ·视频编解码概述 | 第13页 |
| ·AVS标准 | 第13-14页 |
| ·SoC设计概述 | 第14-15页 |
| ·国内外研究现状 | 第15-16页 |
| ·论文结构 | 第16-18页 |
| 第二章 AVS视频解码控制模块的硬件设计与仿真验证 | 第18-43页 |
| ·AVS视频解码芯片的系统架构 | 第18-20页 |
| ·SoC中常用的CPU核 | 第20-27页 |
| ·ARM | 第20-21页 |
| ·NiosⅡ | 第21-23页 |
| ·LEON2 | 第23-24页 |
| ·OpenRISCl200 | 第24-27页 |
| ·AVS视频解码控制模块的硬件设计与仿真 | 第27-43页 |
| ·AVS视频解码控制模块的硬件结构 | 第27-28页 |
| ·OpenRISC1200核 | 第28-30页 |
| ·看门狗模块 | 第30-31页 |
| ·SDRAM内存控制模块 | 第31-34页 |
| ·通用I/O模块 | 第34-35页 |
| ·UART模块 | 第35-37页 |
| ·VGA控制器模块 | 第37-40页 |
| ·Wishbone总线管理模块 | 第40-43页 |
| 第三章 AVS视频解码控制模块的逻辑综合 | 第43-59页 |
| ·逻辑综合的概念与流程 | 第43-45页 |
| ·逻辑综合的概念 | 第43-44页 |
| ·逻辑综合的流程 | 第44-45页 |
| ·存储器的实现 | 第45-47页 |
| ·AVS视频解码控制模块的逻辑综合 | 第47-59页 |
| ·设定工艺库 | 第47-48页 |
| ·读入设计 | 第48页 |
| ·定义设计环境 | 第48-50页 |
| ·设置设计约束 | 第50-54页 |
| ·选择综合策略 | 第54-55页 |
| ·综合优化 | 第55-56页 |
| ·综合结果 | 第56-59页 |
| 第四章 AVS视频解码控制模块的静态时序分析 | 第59-66页 |
| ·静态时序分析的概念与流程 | 第59-63页 |
| ·静态时序分析的概念 | 第59-63页 |
| ·静态时序分析的流程 | 第63页 |
| ·AVS视频解码控制模块的静态时序分析 | 第63-66页 |
| ·读取门级网表和库文件 | 第63-64页 |
| ·定义设计环境 | 第64页 |
| ·设置时序约束 | 第64页 |
| ·时序分析 | 第64-66页 |
| 第五章 AVS视频解码控制模块的形式验证 | 第66-69页 |
| ·形式验证原理与流程 | 第66-67页 |
| ·形式验证的原理 | 第66页 |
| ·形式验证的流程 | 第66-67页 |
| ·AVS视频解码控制模块的形式验证 | 第67-69页 |
| 第六章 结语 | 第69-70页 |
| 参考文献 | 第70-73页 |
| 致谢 | 第73-74页 |
| 攻读硕士学位期间发表的学术论文 | 第74-75页 |
| 攻读硕士学位期间申请的发明专利 | 第75-76页 |
| 学位论文评阅及答辩情况表 | 第76页 |