| 摘要 | 第1-6页 |
| ABSTRACT | 第6-9页 |
| 第1章 绪论 | 第9-12页 |
| ·动力调谐陀螺简介 | 第9页 |
| ·动力调谐陀螺漂移测试及类型 | 第9-10页 |
| ·SOPC系统简介 | 第10-11页 |
| ·论文的主要工作 | 第11-12页 |
| 第2章 动力调谐陀螺的工作原理 | 第12-30页 |
| ·动力调谐陀螺仪的结构 | 第12-13页 |
| ·平衡环及动力调谐 | 第13-21页 |
| ·平衡环扭摆 | 第13-17页 |
| ·平衡环负弹性力矩 | 第17-19页 |
| ·动力调谐 | 第19-21页 |
| ·漂移模型的建立 | 第21-29页 |
| ·漂移的定义及类型 | 第21-24页 |
| ·力矩反馈法漂移测试的原理 | 第24-25页 |
| ·八位置测试法 | 第25-29页 |
| ·本章小结 | 第29-30页 |
| 第3章 陀螺数字力反馈系统设计 | 第30-37页 |
| ·数字力反馈系统原理 | 第30-31页 |
| ·数字力反馈系统的硬件设计 | 第31-36页 |
| ·前置放大器设计 | 第31-32页 |
| ·相敏解调器的设计 | 第32页 |
| ·校正环节的设计 | 第32-33页 |
| ·锯齿波发生器的设计 | 第33-34页 |
| ·脉冲调宽器的设计 | 第34页 |
| ·脉冲源的设计 | 第34-35页 |
| ·恒流源的设计 | 第35-36页 |
| ·本章小结 | 第36-37页 |
| 第4章 SOPC系统开发流程及开发平台 | 第37-41页 |
| ·SOPC系统开发流程 | 第37页 |
| ·SOPC系统开发软件平台 | 第37-40页 |
| ·Quartus Ⅱ 7.0 | 第37-39页 |
| ·Nios Ⅱ IDE 7.0 | 第39-40页 |
| ·本章小结 | 第40-41页 |
| 第5章 基于VHDL的硬件逻辑设计 | 第41-57页 |
| ·VHDL语言介绍 | 第41-43页 |
| ·计数电路的VHDL语言描述及其功能仿真 | 第43-56页 |
| ·上层模块VHDL语言描述 | 第44-46页 |
| ·防抖电路VHDL语言描述 | 第46页 |
| ·计数模块VHDL语言描述 | 第46-49页 |
| ·锁存模块VHDL语言描述 | 第49-50页 |
| ·显示模块VHDL语言描述 | 第50-54页 |
| ·分频模块VHDL语言描述 | 第54-56页 |
| ·本章小结 | 第56-57页 |
| 第6章 基于QuartusⅡ和SOPC Builder的硬件设计 | 第57-70页 |
| ·使用SOPC Builder构造Nios Ⅱ内核 | 第57-65页 |
| ·Nios Ⅱ处理器内核(CPU) | 第57-58页 |
| ·片内存储器 | 第58页 |
| ·SDRAM控制器内核及外设 | 第58-59页 |
| ·UART内核及外设 | 第59-61页 |
| ·EPCS控制器内核外设 | 第61-62页 |
| ·CFI(通用Flash接口)控制器内核及外设 | 第62-65页 |
| ·并行输入/输出(PIO)内核外设 | 第65页 |
| ·顶层模块设计 | 第65-68页 |
| ·Nios Ⅱ系统 | 第66-67页 |
| ·锁相环和时钟电路 | 第67-68页 |
| ·自定义逻辑模块 | 第68页 |
| ·系统电源 | 第68-69页 |
| ·本章小结 | 第69-70页 |
| 第7章 系统软件设计及数据处理 | 第70-78页 |
| ·系统软件设计 | 第70-76页 |
| ·陀螺参数计算函数 | 第71-73页 |
| ·串口通讯函数 | 第73-76页 |
| ·实验结果及分析 | 第76-77页 |
| ·本章小结 | 第77-78页 |
| 结论 | 第78-79页 |
| 参考文献 | 第79-81页 |
| 攻读硕士学位期间发表的论文和取得的科研成果 | 第81-82页 |
| 致谢 | 第82-83页 |
| 附录A DTG力反馈系统电路板 | 第83-84页 |
| 附录B SOPC系统设计电路开发板 | 第84页 |