L波段小步进低杂散频综技术研究
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 第一章 绪论 | 第9-14页 |
| ·频率合成简介 | 第9页 |
| ·三种频综技术 | 第9-11页 |
| ·直接频率合成(DS) | 第10页 |
| ·锁相技术(PLL) | 第10页 |
| ·直接数字频率合成(DDS) | 第10-11页 |
| ·频率合成器的国内外发展水平 | 第11-12页 |
| ·本文主要内容 | 第12-14页 |
| 第二章 频率合成器的基本理论 | 第14-31页 |
| ·引言 | 第14页 |
| ·直接数字频率合成(DDS)的基本理论 | 第14-22页 |
| ·DDS 的基本工作原理 | 第14-15页 |
| ·DDS 的组成 | 第15-17页 |
| ·DDS 输出频谱的讨论 | 第17-22页 |
| ·锁相环的基本原理 | 第22-31页 |
| ·锁相环的组成与工作原理 | 第22-26页 |
| ·锁相环工作状态分析 | 第26-27页 |
| ·PLL 的噪声和杂散特性 | 第27-31页 |
| 第三章 低杂散小步进频综方案分析 | 第31-40页 |
| ·引言 | 第31页 |
| ·几种常见的小步进频综方案分析 | 第31-40页 |
| ·DDS+DS 频率合成方案 | 第31-32页 |
| ·PLL 内插DDS 小步进方案分析 | 第32-33页 |
| ·PLL 与DDS 环外混频小步进方案分析 | 第33-34页 |
| ·PLL 与DDS 双环锁相频率合成方案分析 | 第34页 |
| ·PLL-DDS-PLL 双环频率合成方案分析 | 第34-36页 |
| ·DDS 直接激励PLL 方案与三重调节算法 | 第36-40页 |
| 第四章 L 波段低杂散小步进频综模块设计 | 第40-63页 |
| ·课题指标 | 第40页 |
| ·方案分析 | 第40-43页 |
| ·课题方案 | 第40-41页 |
| ·方案可行性分析 | 第41-43页 |
| ·核心器件选择 | 第43-47页 |
| ·DDS 芯片的选择 | 第43-45页 |
| ·压控振荡器(VCO)的选择 | 第45页 |
| ·鉴相器芯片的选择 | 第45-46页 |
| ·单片机的选择 | 第46-47页 |
| ·电路和控制软件的设计 | 第47-63页 |
| ·PLL 电路的设计 | 第47-51页 |
| ·DDS 电路及100MHz 带通滤波器的设计 | 第51-55页 |
| ·十倍频链路的设计 | 第55-56页 |
| ·单片机与系统供电电路设计 | 第56-57页 |
| ·L 波段小步进频综模块设计 | 第57-59页 |
| ·控制与测试软件设计 | 第59-63页 |
| 第五章 系统调试与结果分析 | 第63-75页 |
| ·AD9912 及其带通滤波器的调试 | 第63-64页 |
| ·锁相模块的调试 | 第64-65页 |
| ·模块联调 | 第65-66页 |
| ·测试结果及其分析 | 第66-73页 |
| ·测试平台 | 第66-67页 |
| ·相噪指标的测试结果 | 第67-69页 |
| ·杂散指标的测试结果 | 第69-72页 |
| ·测试结果分析与展望 | 第72-73页 |
| ·全文总结 | 第73-75页 |
| 致谢 | 第75-76页 |
| 参考文献 | 第76-78页 |
| 硕士期间研究成果 | 第78-79页 |
