基于FPGA的SATAⅡ设备接口控制器设计及实现
摘要 | 第1-5页 |
ABSTRACT | 第5-14页 |
第一章 绪论 | 第14-19页 |
·课题研究背景及意义 | 第14-16页 |
·课题的设计目标及难点 | 第16-17页 |
·论文主要工作及体系结构 | 第17-19页 |
第二章 SATA Ⅱ 协议简述 | 第19-37页 |
·SATA Ⅱ 协议 | 第19-21页 |
·物理层 | 第21-24页 |
·物理层结构 | 第21-22页 |
·物理层交互过程 | 第22-24页 |
·链路层 | 第24-29页 |
·原语 | 第25-26页 |
·8b/10b 编码及转换 | 第26-28页 |
·扰码 | 第28-29页 |
·CRC 计算与校验 | 第29页 |
·传输层 | 第29-33页 |
·帧信息结构(FIS) | 第30-31页 |
·流控机制 | 第31-33页 |
·设备命令层 | 第33-35页 |
·应用层 | 第35-36页 |
·本章小结 | 第36-37页 |
第三章 SATA Ⅱ 设备端接口控制器总体设计 | 第37-47页 |
·系统设计思想 | 第37-38页 |
·系统总体设计 | 第38-44页 |
·物理层控制模块 | 第39-40页 |
·数据链路层模块 | 第40-41页 |
·传输层模块 | 第41-42页 |
·命令层与应用层模块 | 第42-43页 |
·应用接口模块 | 第43-44页 |
·接口说明 | 第44-46页 |
·SAPIS 接口 | 第44-46页 |
·DDR2 SDRAM 接口 | 第46页 |
·本章小结 | 第46-47页 |
第四章 物理层控制模块设计 | 第47-58页 |
·RocketIO GTP | 第47-50页 |
·RocketIO GTP 结构介绍 | 第47-48页 |
·RocketIO GTP 的配置与使用 | 第48-50页 |
·物理层控制模块设计 | 第50-57页 |
·物理层控制模块设计 | 第51-54页 |
·时钟与复位控制模块设计 | 第54-57页 |
·本章小结 | 第57-58页 |
第五章 命令层模块设计 | 第58-77页 |
·命令层工作原理 | 第58-59页 |
·命令层机制 | 第59-67页 |
·非数据命令机制 | 第59-61页 |
·PIO 命令机制 | 第61-64页 |
·DMA 命令机制 | 第64-67页 |
·命令层控制器设计 | 第67-71页 |
·ATA 寄存器组模块设计 | 第71-76页 |
·STATUS 寄存器 | 第72-73页 |
·COMMAND 寄存器 | 第73页 |
·DEVICE 寄存器 | 第73-74页 |
·ERROR 寄存器 | 第74页 |
·ALTERNATE STATUS 寄存器 | 第74页 |
·FEATURE 寄存器 | 第74-75页 |
·SECTOR COUNT 寄存器 | 第75页 |
·LBA 寄存器 | 第75-76页 |
·DEVICE CONTROL 寄存器 | 第76页 |
·本章小结 | 第76-77页 |
第六章 应用测试接口模块设计 | 第77-90页 |
·应用测试接口模块功能 | 第77页 |
·硬盘启动引导过程介绍 | 第77-81页 |
·硬盘存储结构 | 第78-79页 |
·主引导记录(MBR) | 第79页 |
·硬盘分区表(DPT) | 第79-80页 |
·分区引导记录(DBR) | 第80-81页 |
·应用测试接口模块设计 | 第81-89页 |
·数据路由模块设计 | 第81-83页 |
·Feature ROM | 第83-85页 |
·DDR2 SDRAM 接口 | 第85-86页 |
·MIG 的配置 | 第86-89页 |
·本章小结 | 第89-90页 |
第七章 系统验证与测试 | 第90-109页 |
·基于 FPGA 的数字系统验证与调试 | 第90-92页 |
·数字系统验证 | 第91页 |
·数字系统调试 | 第91-92页 |
·SATA Ⅱ 设备端接口控制器验证 | 第92-99页 |
·验证环境 | 第92-93页 |
·验证方案及结论 | 第93-99页 |
·SATA Ⅱ 设备端接口控制器调试 | 第99-108页 |
·硬件平台及调试环境 | 第99-102页 |
·调试方案及结论 | 第102-108页 |
·本章小结 | 第108-109页 |
第八章 总结与展望 | 第109-111页 |
·总结 | 第109-110页 |
·展望 | 第110-111页 |
致谢 | 第111-112页 |
参考文献 | 第112-113页 |
个人简历及研究成果 | 第113-114页 |