| 第1章 前言 | 第1-16页 |
| ·DVI 接口规范概述 | 第11页 |
| ·DVI 接口的起因 | 第11-13页 |
| ·DVI 系统的构成与 TMDS 链路 | 第13-14页 |
| ·MPU 在 DVI 系统中的作用 | 第14页 |
| ·论文的结构安排 | 第14-16页 |
| 第2章 LME_C51 MPU 的总体设计说明 | 第16-32页 |
| ·LME_C51 MPU 的端口描述 | 第16-17页 |
| ·LME_C51 MPU 的基本特性 | 第17-18页 |
| ·LME_C51 MPU 的模块构成方框图 | 第18-20页 |
| ·LME_C51 MPU 控制通路和地址通路的构成. | 第20-21页 |
| ·LME_C51 MPU 数据通路的构成 | 第21-22页 |
| ·LME_C51 MPU 的流水线设计 | 第22-24页 |
| ·LME_C51 MPU 各类指令的译码及处理过程 | 第24-32页 |
| ·数据传送类指令译码及处理过程 | 第27-28页 |
| ·算术逻辑运算类指令译码及处理过程 | 第28-29页 |
| ·控制转移类指令译码与处理过程 | 第29-30页 |
| ·位操作类指令译码与处理过程 | 第30-32页 |
| 第3章 LME_C51 MPU 各模块的具体设计 | 第32-68页 |
| ·TOP 模块的设计 | 第32-33页 |
| ·RAM_TOP 内部数据存储器模块的设计 | 第33-36页 |
| ·ROM 内部程序存储器的设计 | 第36-38页 |
| ·ALU 操作数选择(ALU_SRC_SEL)模块的设计 | 第38-40页 |
| ·ALU 算术逻辑单元模块的设计 | 第40-43页 |
| ·DECODER 译码器模块的设计 | 第43-48页 |
| ·MEMORY_INTERFACE 存储器接口模块的设计 | 第48-56页 |
| ·与数据存储部件的接口逻辑设计 | 第52-53页 |
| ·与内部 ROM 模块的接口逻辑设计 | 第53页 |
| ·与XRAM 外部数据存储器模块的接口逻辑设计 | 第53-54页 |
| ·计算新 PC 值的逻辑设计 | 第54-55页 |
| ·中断处理逻辑设计 | 第55-56页 |
| ·COMP 比较器模块的设计 | 第56-57页 |
| ·CY_SELECT 进位选择模块的设计 | 第57-59页 |
| ·SFR 特殊功能寄存器模块的设计 | 第59-63页 |
| ·GEN_R 通用寄存器模块的设计 | 第63-65页 |
| ·RAM 模块设计 | 第65-68页 |
| 第4 章 l~2C EEPROM 虚拟器件的设计 | 第68-81页 |
| ·设计l~2C EEPROM 虚拟器件的目的 | 第68页 |
| ·l~2C EEPROM 虚拟器件所具备的功能 | 第68页 |
| ·l~2C EEPROM 虚拟器件的设计思路 | 第68-70页 |
| ·l~2C EEPROM 虚拟器件的有限状态机设计 | 第70-73页 |
| ·l~2C EEPROM 虚拟器件关键任务设计 | 第73-76页 |
| ·SDA 数据逐位输入任务设计 | 第73页 |
| ·SDA 数据逐位输出任务设计 | 第73-74页 |
| ·EEPROM 的写操作任务 | 第74-75页 |
| ·EEPROM 的读操作任务 | 第75页 |
| ·读入控制字和存储器单元地址任务设计 | 第75-76页 |
| ·l~2C EEPROM 虚拟器件地址累加功能的实现 | 第76-79页 |
| ·l~2C EEPROM 虚拟器件读出数据操作之地址累加功能的实现 | 第76-78页 |
| ·l~2C EEPROM 虚拟器件写入数据操作之地址累加功能的实现 | 第78-79页 |
| ·l~2C EEPROM 虚拟器件的仿真验证 | 第79-81页 |
| ·l~2C EEPROM 虚拟器件测试模块的设计 | 第79页 |
| ·l~2C EEPROM 虚拟器件仿真验证结果 | 第79-81页 |
| 第5章 LME_C51 MPU 的仿真验证和FPGA 验证 | 第81-92页 |
| ·LME_C51 MPU 的验证方法 | 第81-82页 |
| ·LME_C51 MPU 的验证程序与验证思路 | 第82-84页 |
| ·LME_C51 MPU 的仿真验证结果 | 第84-86页 |
| ·LME_C51 MPU 的FPGA 综合实现验证 | 第86-88页 |
| ·LME_C51 MPU 的l~2C 总线控制能力的验证 | 第88-92页 |
| ·使用C51 语言编制l~2C 总线控制程序 | 第88-90页 |
| ·LME_C51 MPU 与l~2C EEPROM 虚拟器件的连接图 | 第90页 |
| ·LME_C51 MPU l~2C 总线控制过程仿真结果 | 第90-92页 |
| 第6章 结论 | 第92-93页 |
| 参考文献 | 第93-94页 |
| 致谢与声明 | 第94-95页 |
| 个人简历、在学期间发表的学术论文与研究成果 | 第95页 |
