| 摘要 | 第1-4页 |
| Abstract | 第4-8页 |
| 第一章 绪论 | 第8-14页 |
| ·课题的背景及来源 | 第8-10页 |
| ·国内外研究现状 | 第10-11页 |
| ·研究内容 | 第11-12页 |
| ·研制路线 | 第12页 |
| ·论文所作的工作和安排 | 第12-14页 |
| 第二章 RISC 51 IP CORE体系结构 | 第14-26页 |
| ·MCS51单片机体系结构 | 第14-16页 |
| ·8051的功能概述 | 第14-15页 |
| ·8051的体系结构分析 | 第15-16页 |
| ·ARM系列微控器的结构介绍 | 第16-18页 |
| ·RISC 51 IP CORE总体结构 | 第18-23页 |
| ·RISC 51 IP CORE设计的基本思想 | 第18-19页 |
| ·RISC结构的微控器 | 第19页 |
| ·RISC 51 IP CORE的总体结构 | 第19-20页 |
| ·MCS51与RISC 51 IP CORE指令系统的转换 | 第20-23页 |
| ·RISC 51 IP CORE主要模块的划分 | 第23-25页 |
| ·小结 | 第25-26页 |
| 第三章 RISC 51 IP CORE数据通路设计 | 第26-39页 |
| ·数据通路的设计 | 第26-30页 |
| ·建立数据通路 | 第27-30页 |
| ·ALU的设计 | 第30-34页 |
| ·ALU的基本结构及功能 | 第30-31页 |
| ·运算单元的设计 | 第31-33页 |
| ·运算操作控制单元 | 第33-34页 |
| ·RAM及特殊功能寄存器设计 | 第34-36页 |
| ·其它功能单元设计 | 第36-38页 |
| ·端口设计 | 第36-37页 |
| ·串行端口设计 | 第37-38页 |
| ·定时器设计 | 第38页 |
| ·小结 | 第38-39页 |
| 第四章 RISC 51 IP CORE指令系统及控制通路设计 | 第39-52页 |
| ·指令系统概述 | 第39-41页 |
| ·指令系统 | 第39-40页 |
| ·指令和数据的寻址方式 | 第40-41页 |
| ·指令执行的基本流程 | 第41-42页 |
| ·指令系统的设计分类 | 第42-46页 |
| ·指令系统的设计 | 第42-43页 |
| ·ALU命令执行过程: | 第43-44页 |
| ·RISC 51 IP Core指令执行过程: | 第44-46页 |
| ·指令的流水 | 第46-49页 |
| ·控制通路 | 第49-51页 |
| ·状态机产生 | 第50-51页 |
| ·小结 | 第51-52页 |
| 第五章 测试、仿真、综合与实现 | 第52-61页 |
| ·系统的描述方法及层次结构划分 | 第52页 |
| ·系统的VHDL描述 | 第52-53页 |
| ·系统功能仿真方法及测试基准程序设计 | 第53页 |
| ·仿真的体会 | 第53-54页 |
| ·系统的综合 | 第54-60页 |
| ·综合的概念 | 第54-55页 |
| ·约束条件 | 第55页 |
| ·工艺库 | 第55页 |
| ·门级映射网表 | 第55-56页 |
| ·RISC 51 IP Core系统的综合的结果 | 第56-60页 |
| ·RISC 51 IP Core系统的性能评价 | 第60页 |
| ·小结 | 第60-61页 |
| 第六章 结束语 | 第61-62页 |
| 致谢 | 第62-63页 |
| 参考文献 | 第63-65页 |
