数字电路时滞可测试性设计研究

摘要	第1-4页
ABSTACT	第4-7页
第一章 前言	第7-14页
·时滞测试概述	第7-11页
·本文的内容和章节安排	第11-14页
第二章 时滞测试基本概念和理论	第14-29页
·基本代数术语	第14-15页
·时滞测试的硬件模型	第15-17页
·门时滞故障模型	第17-19页
·通路时滞故障模型	第19-29页
第三章 ETG PLA的时滞可测性	第29-40页
·ETG PLA	第29-32页
·门时滞故障可测性判定条件	第32-36页
·ETG PFA门时滞故障可测性	第36-38页
·ETG PLA通路滞故障可测性	第38-39页
·结论	第39-40页
第四章 延迟可验证的组合电路设计	第40-59页
·时滞可测试性设计概述	第40-43页
·组合电路延迟可验证的充要条件	第43-47页
·延迟可验证设计	第47-56页
·结论	第56-59页
第五章 LOGICD&T软件包的集成和包装	第59-64页
·LOGICD&T软件包的组成	第59-60页
·LOGICD&T的用户界面设计	第60-61页
·LOGICD&T的集成包装方法	第61-64页
第六章 结论	第64-66页
参考文献	第66-73页
学位申请人简历	第73页