| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 1 引言 | 第7-11页 |
| ·研究背景 | 第7-8页 |
| ·国内外研究现状 | 第8-9页 |
| ·国外研究现状 | 第8-9页 |
| ·国内研究现状 | 第9页 |
| ·本文的主要工作 | 第9-10页 |
| ·本文的结构和内容安排 | 第10-11页 |
| 2 数字中频接收机的理论及相关算法在FPGA中的实现 | 第11-29页 |
| ·带通采样定理 | 第11页 |
| ·数字混频正交变换 | 第11-12页 |
| ·多速率信号处理 | 第12-16页 |
| ·整数倍抽取 | 第12-14页 |
| ·多相滤波结构 | 第14-16页 |
| ·NCO原理及在FPGA中的实现算法 | 第16-20页 |
| ·查找表法原理 | 第16-17页 |
| ·CORDIC算法原理 | 第17-19页 |
| ·CORDIC算法实现下变频 | 第19-20页 |
| ·数字滤波器及其在FPGA中的实现算法 | 第20-29页 |
| ·数字滤波器设计理论 | 第20-22页 |
| ·数字滤波器硬件实现中的分布式算法(DA算法) | 第22-29页 |
| ·DA算法原理 | 第22-23页 |
| ·DA算法的并串结构形式 | 第23-25页 |
| ·用OBC(Offset-BinaryCoding)编码方式减小LUT规模 | 第25-29页 |
| 3 数字中频接收机方案设计 | 第29-42页 |
| ·传统数字中频接收机结构 | 第29-30页 |
| ·下变频结构的改进和选取 | 第30-36页 |
| ·2倍抽取结构 | 第30-32页 |
| ·乘法器后移的高效DDC结构 | 第32-34页 |
| ·最小公倍数法的DDC结构 | 第34-35页 |
| ·几种结构的比较 | 第35-36页 |
| ·采样频率的选择 | 第36-37页 |
| ·NCO的设计 | 第37-40页 |
| ·滤波器的设计 | 第40页 |
| ·DDC在本文中实现结构 | 第40-42页 |
| 4 中频数字接收机的实现 | 第42-61页 |
| ·硬件组成框图及工作原理 | 第42-43页 |
| ·硬件电路设计 | 第43-49页 |
| ·模/数转换电路设计 | 第43-45页 |
| ·编码时钟输入电路 | 第44页 |
| ·模拟信号输入电路 | 第44-45页 |
| ·AD6640的供电和输出负载电路 | 第45页 |
| ·FPGA及其配置电路的设计 | 第45-48页 |
| ·选择XC2V1000的原因 | 第45-47页 |
| ·FPGA的配置电路设计 | 第47-48页 |
| ·电源模块 | 第48-49页 |
| ·各模块的程序设计 | 第49-53页 |
| ·数据分路及时钟模块 | 第49-50页 |
| ·抽取滤波器的设计 | 第50-52页 |
| ·下变频的实现 | 第52-53页 |
| ·顶层模块 | 第53页 |
| ·逻辑综合与优化设计 | 第53-56页 |
| ·时序约束 | 第53-54页 |
| ·引脚与区域约束 | 第54页 |
| ·配置FPGA | 第54-56页 |
| ·不同DDC结构的FPGA资源消耗比较 | 第56页 |
| ·测试结果 | 第56-61页 |
| ·测试工具 | 第56-57页 |
| ·各项数据测试结果 | 第57-60页 |
| ·测试方法 | 第57-58页 |
| ·测试结果 | 第58-60页 |
| ·系统测试结论 | 第60-61页 |
| 5 结束语 | 第61-62页 |
| 致谢 | 第62-63页 |
| 参考文献 | 第63-64页 |