| 摘要 | 第1-6页 |
| ABSTRACT | 第6-12页 |
| 第一章 绪论 | 第12-16页 |
| ·频率合成器概述 | 第12-13页 |
| ·基于△-∑鉴频器的分数数字频率合成器的背景及研究意义 | 第13-15页 |
| ·论文结构和主要工作 | 第15-16页 |
| 第二章 传统频率合成器 | 第16-25页 |
| ·锁相环的基本原理 | 第17-18页 |
| ·整数频率合成器 | 第18-19页 |
| ·分数频率合成器 | 第19-23页 |
| ·整数频率合成器与分数频率合成器的比较 | 第23-25页 |
| 第三章 基于△-∑鉴频器的分数数字频率合成器 | 第25-49页 |
| ·△-∑调制技术 | 第25-30页 |
| ·△-∑调制基本原理及结构 | 第25-26页 |
| ·量化噪声及过采样技术 | 第26-27页 |
| ·△-∑调制器的噪声整形原理 | 第27-30页 |
| ·△-∑调制技术应用于分数频率合成器 | 第30-37页 |
| ·基于△-∑鉴频器的分数数字频率合成器的优点 | 第30-31页 |
| ·△-∑调制分数数字频率合成器的理论研究 | 第31-37页 |
| ·基于△-∑调制的分数数字频率合成器的分析与设计 | 第37-49页 |
| ·基本锁相环路分析 | 第37页 |
| ·一阶环路滤波器的应用 | 第37-39页 |
| ·D/A模块的FPGA实现 | 第39-40页 |
| ·简单一阶锁相环滤波器 | 第40页 |
| ·一阶锁频环的内部滤波器设计 | 第40-42页 |
| ·简单二阶锁相环滤波器 | 第42-43页 |
| ·二阶锁频环的内部滤波器设计 | 第43-45页 |
| ·输出滤波器的设计 | 第45-49页 |
| 第四章 基于△-∑鉴频器的分数数字频率合成器的FPGA实现与结果分析 | 第49-68页 |
| ·仿真平台介绍 | 第49-54页 |
| ·MATLAB数学仿真工具介绍 | 第49-51页 |
| ·Quartus Ⅱ硬件仿真工具介绍 | 第51-52页 |
| ·FPGA介绍 | 第52-54页 |
| ·用FPGA实现基于△-∑鉴频器的分数数字频率合成器的设计 | 第54-62页 |
| ·FPGA数字控制模块设计 | 第54-57页 |
| ·外围控制电路模块设计 | 第57-62页 |
| ·MATLAB仿真结果分析 | 第62-64页 |
| ·硬件平台实验结果分析 | 第64-68页 |
| 第五章 结束语 | 第68-70页 |
| ·论文工作总结 | 第68页 |
| ·问题与展望 | 第68-70页 |
| 参考文献 | 第70-73页 |
| 致谢 | 第73-74页 |
| 攻读学位期间发表的学术论文 | 第74页 |
