| 摘要 | 第1-6页 |
| ABSTRACT | 第6-9页 |
| 第一章 绪论 | 第9-12页 |
| ·课题意义 | 第9-10页 |
| ·研究目标 | 第10-12页 |
| 第二章 ∑-△ADC的原理及特点 | 第12-23页 |
| ·A/D转换技术概述 | 第12-14页 |
| ·∑-△ADC的组成 | 第14-15页 |
| ·∑-△调制器的工作原理 | 第15-23页 |
| ·∑-△调制器的系统构成 | 第15-17页 |
| ·∑-△A/D转换技术 | 第17-21页 |
| ·∑-△调制器的结构 | 第21-23页 |
| 第三章 ∑-△调制器的系统设计 | 第23-36页 |
| ·系统结构的选择及主要参数的确定 | 第23-26页 |
| ·电路的非理想因素的建模及仿真 | 第26-32页 |
| ·开关电容的热噪声(kT/C噪声) | 第26-28页 |
| ·运算放大器的非理想因素(有限增益、有限带宽、输出摆幅限制) | 第28-31页 |
| ·时钟抖动Clock Jitter | 第31-32页 |
| ·系统总体设计 | 第32-34页 |
| ·本章小结 | 第34-36页 |
| 第四章 ∑-△调制器的单元电路设计 | 第36-60页 |
| ·开关电容积分器的设计 | 第36-45页 |
| ·运算放大器的设计 | 第36-42页 |
| ·对寄生不敏感的开关电容积分器 | 第42-45页 |
| ·锁存比较器的设计 | 第45-47页 |
| ·1位反馈D/A转换器的设计 | 第47-49页 |
| ·其他辅助模块的设计 | 第49-54页 |
| ·带隙电压基准电路的设计 | 第49-53页 |
| ·非重叠时钟产生电路设计 | 第53-54页 |
| ·调制器的总体电路设计 | 第54-59页 |
| ·本章小结 | 第59-60页 |
| 结论 | 第60-61页 |
| 参考文献 | 第61-63页 |
| 致谢 | 第63-64页 |
| 答辩委员会对论文的评定意见 | 第64页 |