| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-9页 |
| ·研究的背景及意义 | 第7页 |
| ·研究的主要内容及章节安排 | 第7-9页 |
| 第二章 开发平台及线阵CCD前端处理器介绍 | 第9-19页 |
| ·DE2开发板简介 | 第9-10页 |
| ·SOPC技术简介 | 第10-14页 |
| ·片上可编程逻辑SOPC | 第10-11页 |
| ·嵌入式处理器NiosⅡ | 第11-12页 |
| ·Avalon总线简介 | 第12-13页 |
| ·硬件抽象层(HAL)系统库 | 第13-14页 |
| ·线阵CCD前端处理器LM98714 | 第14-17页 |
| ·模拟前端电路LM98714 | 第14-16页 |
| ·线阵CCD像素级校正过程介绍 | 第16-17页 |
| ·本章小结 | 第17-19页 |
| 第三章 系统方案设计 | 第19-27页 |
| ·系统需求 | 第19-20页 |
| ·硬件方案 | 第20-24页 |
| ·总体框架设计 | 第20-22页 |
| ·系统定制模块的功能设计与配置 | 第22-24页 |
| ·自定义外设IP核的设计 | 第24页 |
| ·软件方案 | 第24-26页 |
| ·系统初始化部分 | 第25页 |
| ·像素点校正处理部分 | 第25-26页 |
| ·数据传输部分 | 第26页 |
| ·人机界面部分 | 第26页 |
| ·本章小结 | 第26-27页 |
| 第四章 基于NiosⅡCPU像素级校正过程设计与实现 | 第27-37页 |
| ·基于NiosⅡCPU像素级校正过程的设计 | 第27-29页 |
| ·基于NiosⅡCPU像素级校正过程的程序实现 | 第29页 |
| ·对嵌入式处理器进行优化 | 第29-36页 |
| ·使用紧耦合存储器(TCM) | 第29-31页 |
| ·嵌入汇编 | 第31-32页 |
| ·采用定制指令 | 第32-35页 |
| ·优化SRAM控制器 | 第35-36页 |
| ·优化的结果的对比 | 第36页 |
| ·本章小结 | 第36-37页 |
| 第五章 自定义像素级校正IP核的设计与实现 | 第37-49页 |
| ·用户自定义外设简介 | 第37-38页 |
| ·像素级校正IP核模块划分 | 第38-40页 |
| ·像素级校正IP核的详细设计 | 第40-47页 |
| ·控制寄存器模块 | 第40-41页 |
| ·SRAM控制器模块 | 第41页 |
| ·任务逻辑模块 | 第41-44页 |
| ·寄存器文件的详细设计 | 第44-45页 |
| ·像素级校正IP核的封装 | 第45-47页 |
| ·像素级校正IP核的验证及结果 | 第47-48页 |
| ·本章小结 | 第48-49页 |
| 第六章 SPI和USB接口IP核的设计与实现 | 第49-61页 |
| ·SPI接口的设计与实现 | 第49-55页 |
| ·SPI串行总线协议概述 | 第49-50页 |
| ·配置LM98714的SPI简介 | 第50-52页 |
| ·SPI总线接口的详细设计与实现 | 第52-54页 |
| ·访问SPI串行接口的函数 | 第54页 |
| ·SPI IP核的封装及程序控制 | 第54-55页 |
| ·基于NiosⅡ的USB接口的设计 | 第55-60页 |
| ·USB接口芯片FX2简介 | 第55-56页 |
| ·基于NiosⅡ的FX2从FIFO接口模块设计 | 第56-57页 |
| ·USB接口软件设计 | 第57-60页 |
| ·本章小结 | 第60-61页 |
| 第七章 系统集成及验证 | 第61-65页 |
| ·硬件系统的整体搭建与集成 | 第61-62页 |
| ·下载及运行 | 第62-63页 |
| ·本章小结 | 第63-65页 |
| 结束语 | 第65-67页 |
| 1.全文总结 | 第65页 |
| 2.对未来工作的展望 | 第65-67页 |
| 致谢 | 第67-69页 |
| 参考文献 | 第69-71页 |
| 攻读硕士学位期间发表论文及参与科研项目 | 第71页 |