基于FPGA的DRM信道译码研究与实现
| 摘要 | 第1-4页 |
| ABSTRACT | 第4-7页 |
| 第一章 绪论 | 第7-14页 |
| ·DRM概述 | 第8页 |
| ·DRM发展与现状 | 第8-10页 |
| ·DRM与香农三大定理 | 第10-11页 |
| ·DRM接收机的研究意义 | 第11-13页 |
| ·DRM的技术优势 | 第11-12页 |
| ·DRM的市场机遇 | 第12-13页 |
| ·论文组织结构 | 第13-14页 |
| 第二章 DRM总体框架与关键技术 | 第14-20页 |
| ·DRM基本结构 | 第14-15页 |
| ·DRM传输带宽 | 第15-16页 |
| ·DRM传输模式 | 第16-17页 |
| ·DRM关键技术 | 第17-19页 |
| ·本章小结 | 第19-20页 |
| 第三章 DRM信道编码研究 | 第20-46页 |
| ·信道编码 | 第20页 |
| ·多级编码调制结构 | 第20-28页 |
| ·能量扩散（加扰）模块 | 第23-24页 |
| ·比特分配模块 | 第24-25页 |
| ·比特交织与QAM映射模块 | 第25-28页 |
| ·卷积编码 | 第28-38页 |
| ·连接表示 | 第29-32页 |
| ·编码器的冲激响应 | 第32-33页 |
| ·多项式描述 | 第33页 |
| ·状态描述和状态图 | 第33-34页 |
| ·树图表示 | 第34-37页 |
| ·网格图表示 | 第37-38页 |
| ·DRM卷积编码 | 第38-45页 |
| ·分量码元的母码生成 | 第38-40页 |
| ·删余卷积码 | 第40-45页 |
| ·本章小结 | 第45-46页 |
| 第四章 DRM信道译码研究 | 第46-61页 |
| ·多级译码 | 第46-51页 |
| ·多级译码动机 | 第46页 |
| ·编码结构与多级译码 | 第46-51页 |
| ·DRM信道译码 | 第51-54页 |
| ·迭代译码 | 第51-52页 |
| ·DRM译码原理 | 第52-54页 |
| ·维特比译码 | 第54-59页 |
| ·Viterbi译码算法 | 第54-58页 |
| ·删余卷积码的译码 | 第58-59页 |
| ·译码时软判决与硬判决的性能比较 | 第59-60页 |
| ·本章小节 | 第60-61页 |
| 第五章 DRM 信道译码的 FPGA 实现 | 第61-80页 |
| ·FPGA及Verilog语言介绍 | 第61-63页 |
| ·DRM中编码器的设计 | 第63-65页 |
| ·DRM中译码器的设计 | 第65-79页 |
| ·本章小结 | 第79-80页 |
| 第六章 总结与展望 | 第80-81页 |
| ·工作总结 | 第80页 |
| ·展望 | 第80-81页 |
| 参考文献 | 第81-83页 |
| 致谢 | 第83页 |
