| 致谢 | 第7-8页 |
| 摘要 | 第8-9页 |
| abstract | 第9页 |
| 第一章 绪论 | 第15-20页 |
| 1.1 HEVC研究背景 | 第15页 |
| 1.2 HEVC标准发展过程 | 第15-16页 |
| 1.3 HEVC国内外研究现状 | 第16-18页 |
| 1.4 论文研究意义及内容 | 第18-19页 |
| 1.5 论文主要内容及结构安排 | 第19-20页 |
| 第二章 HEVC编解码相关技术研究及分析 | 第20-36页 |
| 2.1 HEVC编解码基本流程 | 第20-21页 |
| 2.2 码流结构分析 | 第21-23页 |
| 2.2.1 HEVC码流结构 | 第21-22页 |
| 2.2.2 CTU的划分 | 第22-23页 |
| 2.3 CABAC熵编解码原理 | 第23-32页 |
| 2.3.1 传统算术编解码 | 第23-24页 |
| 2.3.2 CABAC中的算术编解码 | 第24-25页 |
| 2.3.3 上下文建模 | 第25-30页 |
| 2.3.4 反二值方法 | 第30-32页 |
| 2.4 残差系数编解码方法 | 第32-34页 |
| 2.4.1 非零系数位置信息解码 | 第33-34页 |
| 2.4.2 非零系数的幅值信息解码 | 第34页 |
| 2.5 本章小结 | 第34-36页 |
| 第三章 CABAC熵解码器电路设计 | 第36-59页 |
| 3.1 引言 | 第36-37页 |
| 3.2 本文的改进思路 | 第37-38页 |
| 3.3 CABAC熵解码器总体架构 | 第38-40页 |
| 3.3.1 CABAC熵解码电路工作原理 | 第39-40页 |
| 3.4 码流控制模块 | 第40-47页 |
| 3.4.1 码流解析状态机 | 第40-43页 |
| 3.4.2 残差系数快速扫描模块 | 第43-47页 |
| 3.5 码流缓冲模块 | 第47-48页 |
| 3.6 上下文建模模块 | 第48-49页 |
| 3.6.1 上下文初始化模块 | 第48页 |
| 3.6.2 上下文索引ctxIdx生成模块 | 第48-49页 |
| 3.7 算术解码模块 | 第49-56页 |
| 3.7.1 常规解码模块 | 第51-54页 |
| 3.7.2 旁路解码模块 | 第54-55页 |
| 3.7.3 终止解码模块 | 第55-56页 |
| 3.8 反二值化模块 | 第56-58页 |
| 3.8.1 截断莱斯(TR)反二值化 | 第56页 |
| 3.8.2 定长(FL)反二值化 | 第56-57页 |
| 3.8.3 指数哥伦布(EGk)反二值化 | 第57-58页 |
| 3.8.4 查找表反二值化 | 第58页 |
| 3.9 本章小结 | 第58-59页 |
| 第四章 CABAC熵解码器仿真验证及性能分析 | 第59-71页 |
| 4.1 实验目的 | 第59页 |
| 4.2 实验配置 | 第59-61页 |
| 4.2.1 HEVC标准码流的提取 | 第59-61页 |
| 4.2.2 参考软件HM | 第61页 |
| 4.3 CABAC熵解码器功能仿真以及FPGA验证 | 第61-67页 |
| 4.3.1 上下文初始化模块仿真 | 第61页 |
| 4.3.2 码流缓冲模块仿真 | 第61-62页 |
| 4.3.3 上下文建模模块仿真 | 第62页 |
| 4.3.4 算术解码模块仿真 | 第62-64页 |
| 4.3.5 反二值化模块仿真 | 第64-65页 |
| 4.3.6 残差系数快速扫描模块仿真 | 第65-66页 |
| 4.3.7 CABAC熵解码器FPGA验证 | 第66-67页 |
| 4.4 实验结果及性能分析 | 第67-70页 |
| 4.5 本章小结 | 第70-71页 |
| 第五章 总结与展望 | 第71-72页 |
| 5.1 总结 | 第71页 |
| 5.2 展望 | 第71-72页 |
| 参考文献 | 第72-75页 |
| 攻读硕士学位期间的学术活动及成果情况 | 第75-76页 |