基于FPGA的数字信道化接收机设计与实现
| 摘要 | 第5-6页 |
| abstract | 第6页 |
| 第1章 绪论 | 第10-18页 |
| 1.1 课题背景与意义 | 第10-11页 |
| 1.2 数字信道化接收机国内外研究现状 | 第11-13页 |
| 1.3 主要研究内容及结构安排 | 第13-18页 |
| 第2章 数字信道化接收机原理 | 第18-36页 |
| 2.1 带通采样 | 第18页 |
| 2.2 多抽样率数据转换 | 第18-19页 |
| 2.3 数字正交下变频 | 第19-20页 |
| 2.4 基于多相滤波的高效信道化结构 | 第20-29页 |
| 2.4.1 数字信道化 | 第20-24页 |
| 2.4.2 原型滤波器设计与信道划分 | 第24-26页 |
| 2.4.3 数字信道化处理增益 | 第26-27页 |
| 2.4.4 数字信道化仿真 | 第27-29页 |
| 2.5 信号幅度检测与瞬时测频 | 第29-35页 |
| 2.5.1 CORDIC算法 | 第29-31页 |
| 2.5.2 信号幅度检测 | 第31-33页 |
| 2.5.3 瞬时相位差测频 | 第33-35页 |
| 2.6 本章小结 | 第35-36页 |
| 第3章 数字信道化接收机软件实现 | 第36-64页 |
| 3.1 系统功能与设计指标 | 第36-37页 |
| 3.1.1 系统主要功能 | 第36页 |
| 3.1.2 系统设计指标 | 第36-37页 |
| 3.2 系统软件工作流程 | 第37-38页 |
| 3.3 信道化结构的FPGA实现 | 第38-44页 |
| 3.3.1 ADC配置与串并转换模块 | 第39-41页 |
| 3.3.2 FIR滤波器组模块 | 第41-42页 |
| 3.3.3 IFFT运算模块 | 第42-44页 |
| 3.4 信号检测与参数测量的FPGA实现 | 第44-52页 |
| 3.4.1 CORDIC模块实现 | 第44-46页 |
| 3.4.2 信号脉冲提取实现 | 第46-47页 |
| 3.4.3 瞬时相位差测频实现 | 第47-48页 |
| 3.4.4 信道判决实现 | 第48-49页 |
| 3.4.5 脉冲宽度和到达时间测量 | 第49-50页 |
| 3.4.6 通道相位差测量 | 第50-52页 |
| 3.5 跨信道与时域重叠信号处理 | 第52-57页 |
| 3.5.1 跨信道信号合并 | 第52-55页 |
| 3.5.2 时域重叠信号分离 | 第55-57页 |
| 3.6 FPGA参数组帧与数据接口设计实现 | 第57-62页 |
| 3.6.1 FPGA参数组帧与数据传输 | 第57-60页 |
| 3.6.2 DDR3接口数据传输 | 第60-61页 |
| 3.6.3 EMIF接口数据传输 | 第61页 |
| 3.6.4 RapidIO接口数据传输 | 第61-62页 |
| 3.7 本章小结 | 第62-64页 |
| 第4章 数字信道化接收机系统测试 | 第64-72页 |
| 4.1 系统资源占用 | 第64页 |
| 4.2 硬件测试平台 | 第64-65页 |
| 4.3 ADC性能测试 | 第65-66页 |
| 4.4 数字信道化接收机测试 | 第66-71页 |
| 4.4.1 测频精度测试 | 第66-67页 |
| 4.4.2 脉冲描述字提取与延迟时间测试 | 第67-68页 |
| 4.4.3 灵敏度与动态范围测试 | 第68页 |
| 4.4.4 FPGA接口数据传输测试 | 第68-71页 |
| 4.5 本章小结 | 第71-72页 |
| 结论 | 第72-74页 |
| 参考文献 | 第74-78页 |
| 攻读硕士学位期间发表的论文和取得的科研成果 | 第78-80页 |
| 致谢 | 第80页 |
