OTP逻辑阵列设计实现研究
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第10-13页 |
| 1.1 研究背景 | 第10-11页 |
| 1.2 国内外研究现状 | 第11-12页 |
| 1.3 论文结构及主要工作 | 第12-13页 |
| 第二章 OTP位元设计 | 第13-24页 |
| 2.1 OTP位元结构 | 第13-16页 |
| 2.2 介质击穿机理 | 第16-18页 |
| 2.3 OTP位元结构设计方案 | 第18-20页 |
| 2.3.1 OTP基本单元结构 | 第18-19页 |
| 2.3.2 工作模式 | 第19-20页 |
| 2.4 测试单元结果 | 第20-23页 |
| 2.5 本章小结 | 第23-24页 |
| 第三章 OTP逻辑阵列外围电路设计 | 第24-49页 |
| 3.1 OTP逻辑阵列总体结构 | 第24-26页 |
| 3.2 OTP位元阵列结构 | 第26-28页 |
| 3.3 地址译码结构设计 | 第28-31页 |
| 3.3.1 地址检测电路 | 第28-29页 |
| 3.3.2 地址译码电路 | 第29-31页 |
| 3.4 编程电路结构设计 | 第31-36页 |
| 3.4.1 复制型电荷泵 | 第31-34页 |
| 3.4.2 振荡信号产生电路 | 第34-35页 |
| 3.4.3 数据仲裁电路 | 第35-36页 |
| 3.5 读出测试电路设计 | 第36-44页 |
| 3.5.1 脉冲展宽电路 | 第37-40页 |
| 3.5.2 灵敏放大器电路 | 第40-42页 |
| 3.5.3 两级DICE锁存电路 | 第42-44页 |
| 3.6 逻辑功能实现电路设计 | 第44-48页 |
| 3.6.1 逻辑功能实现电路 | 第45-46页 |
| 3.6.2 逻辑功能实现 | 第46-48页 |
| 3.7 本章小结 | 第48-49页 |
| 第四章 OTP逻辑阵列的设计实现 | 第49-65页 |
| 4.1 OTP逻辑阵列整体实现设计 | 第49-56页 |
| 4.1.1 布图规划与布局 | 第49-51页 |
| 4.1.2 电源规划 | 第51-55页 |
| 4.1.3 布线规划 | 第55-56页 |
| 4.2 特殊设计 | 第56-61页 |
| 4.2.1 流片后工程改变命令方案设计 | 第56-58页 |
| 4.2.2 保护环设计 | 第58-59页 |
| 4.2.3 天线效应的预防 | 第59-60页 |
| 4.2.4 串扰的预防 | 第60-61页 |
| 4.3 版图验证 | 第61-64页 |
| 4.3.1 物理验证 | 第61-62页 |
| 4.3.2 寄生参数提取与仿真 | 第62-64页 |
| 4.4 本章小结 | 第64-65页 |
| 第五章 芯片测试 | 第65-71页 |
| 5.1 芯片测试 | 第65-70页 |
| 5.1.1 编程功能和读测试功能 | 第65-67页 |
| 5.1.2 逻辑功能测试 | 第67-70页 |
| 5.2 本章小结 | 第70-71页 |
| 第六章 结论 | 第71-72页 |
| 致谢 | 第72-73页 |
| 参考文献 | 第73-75页 |
| 硕士学位期间取得的成果 | 第75-76页 |
