| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第1章 绪论 | 第10-15页 |
| 1.1 研究背景及意义 | 第10-12页 |
| 1.1.1 研究背景 | 第10-11页 |
| 1.1.2 课题意义 | 第11-12页 |
| 1.2 研究现状 | 第12-13页 |
| 1.3 研究内容 | 第13-14页 |
| 1.4 论文结构 | 第14-15页 |
| 第2章 DEBIE benchmark程序分析 | 第15-21页 |
| 2.1 引言 | 第15页 |
| 2.2 benchamark程序结构分析 | 第15-17页 |
| 2.3 处理单元功能分析 | 第17-20页 |
| 2.3.1 TC ISR、TC Execution和TM ISR功能分析 | 第17-19页 |
| 2.3.2 HealthMonitor功能分析 | 第19页 |
| 2.3.3 HIT ISR和Acquisition功能分析 | 第19-20页 |
| 2.4 本章小结 | 第20-21页 |
| 第3章 MSC/MSG图分析及扩展 | 第21-32页 |
| 3.1 引言 | 第21页 |
| 3.2 BASIC MSC介绍 | 第21-25页 |
| 3.2.1 实例和消息 | 第21-22页 |
| 3.2.2 系统环境、门和一般顺序 | 第22-23页 |
| 3.2.3 动作、定时器和条件 | 第23-24页 |
| 3.2.4 实例创建和实例终止 | 第24页 |
| 3.2.5 控制流 | 第24-25页 |
| 3.3 MSC中的高级组件 | 第25-28页 |
| 3.3.1 公用区域 | 第25-26页 |
| 3.3.2 内联表达式 | 第26-27页 |
| 3.3.3 MSC引用 | 第27页 |
| 3.3.4 高级MSC | 第27-28页 |
| 3.4 MSC的时间表示及扩展 | 第28-31页 |
| 3.4.1 MSC的时间表示 | 第28-29页 |
| 3.4.2 MSC时间的扩展 | 第29-31页 |
| 3.5 本章小结 | 第31-32页 |
| 第4章 DEBIE并行化设计 | 第32-46页 |
| 4.1 引言 | 第32页 |
| 4.2 处理单元关系分析及并行设计 | 第32-35页 |
| 4.2.1 处理单元关系分析 | 第32-34页 |
| 4.2.2 并行化设计 | 第34-35页 |
| 4.3 并行设计技术的选择 | 第35-36页 |
| 4.4 同步问题处理 | 第36-41页 |
| 4.4.1 锁同步 | 第37-38页 |
| 4.4.2 死锁处理 | 第38-39页 |
| 4.4.3 条件变量同步 | 第39-40页 |
| 4.4.4 信号量同步 | 第40-41页 |
| 4.5 实验结果及分析 | 第41-45页 |
| 4.5.1 实验环境 | 第41-42页 |
| 4.5.2 任务设置及实验结果 | 第42-45页 |
| 4.6 本章小结 | 第45-46页 |
| 第5章 并行DEBIE WCRT分析 | 第46-54页 |
| 5.1 引言 | 第46页 |
| 5.2 多核架构 | 第46页 |
| 5.3 Chronos介绍 | 第46-47页 |
| 5.4 DEBIE WCRT分析 | 第47-52页 |
| 5.4.1 任务依赖和冲突关系分析 | 第47-49页 |
| 5.4.2 L2缓存划分 | 第49-51页 |
| 5.4.3 WCRT计算 | 第51-52页 |
| 5.5 本章小结 | 第52-54页 |
| 第6章 实验及结果分析 | 第54-59页 |
| 6.1 引言 | 第54页 |
| 6.2 实验环境 | 第54页 |
| 6.3 实验结果及分析 | 第54-59页 |
| 总结 | 第59-60页 |
| 论文总结 | 第59页 |
| 进一步工作 | 第59-60页 |
| 参考文献 | 第60-64页 |
| 作者在攻读硕士期间科研项目情况 | 第64-65页 |
| 致谢 | 第65页 |