| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 第1章 绪论 | 第9-19页 |
| 1.1 课题背景及研究目的和意义 | 第9-11页 |
| 1.2 字符串匹配算法研究的进展与成果 | 第11-17页 |
| 1.2.1 字符串匹配算法的基本理论 | 第11-12页 |
| 1.2.2 相关研究工作 | 第12-16页 |
| 1.2.3 存在的问题 | 第16-17页 |
| 1.3 课题的主要研究内容与贡献 | 第17页 |
| 1.4 本文的组织结构 | 第17-19页 |
| 第2章 并行串匹配算法概述 | 第19-30页 |
| 2.1 软件实现的并行串匹配算法 | 第19-21页 |
| 2.2 硬件实现的并行串匹配算法 | 第21-27页 |
| 2.2.1 基于GPU的并行串匹配算法 | 第21-24页 |
| 2.2.2 基于TCAM的并行串匹配算法 | 第24-25页 |
| 2.2.3 基于FPGA的并行串匹配算法 | 第25-26页 |
| 2.2.4 基于Bloom filter的并行串匹配算法 | 第26-27页 |
| 2.3 并行串匹配算法总结与展望 | 第27-28页 |
| 2.4 本章小结 | 第28-30页 |
| 第3章 基于AC自动机的并行串匹配算法 | 第30-40页 |
| 3.1 AC自动机的基本理论 | 第30-31页 |
| 3.2 GPU的存储器结构 | 第31-32页 |
| 3.3 算法设计思想 | 第32-33页 |
| 3.4 算法性能实现 | 第33-38页 |
| 3.4.1 GPU内存分配策略 | 第34-35页 |
| 3.4.2 状态转移表的设计 | 第35-36页 |
| 3.4.3 算法详细流程 | 第36-38页 |
| 3.5 算法存在的问题 | 第38-39页 |
| 3.6 本章小结 | 第39-40页 |
| 第4章 基于Tire树的并行串匹配算法 | 第40-52页 |
| 4.1 算法设计思想 | 第40-42页 |
| 4.2 算法性能实现 | 第42-46页 |
| 4.2.1 内核函数设计 | 第43-44页 |
| 4.2.2 线程分配策略 | 第44-45页 |
| 4.2.3 算法实现流程 | 第45-46页 |
| 4.3 GPU实现上的优势 | 第46-47页 |
| 4.4 算法性能优化 | 第47-51页 |
| 4.4.1 减少全局存储器的内存处理 | 第47-48页 |
| 4.4.2 消除输出表的访问 | 第48-49页 |
| 4.4.3 减小状态转移表查找的延迟 | 第49-51页 |
| 4.5 本章小结 | 第51-52页 |
| 第5章 实验结果与分析 | 第52-61页 |
| 5.1 实验环境 | 第52-53页 |
| 5.2 算法性能测试 | 第53-57页 |
| 5.2.1 性能度量 | 第53-54页 |
| 5.2.2 吞吐率测试 | 第54-56页 |
| 5.2.3 加速比测试 | 第56-57页 |
| 5.2.4 与最近发表算法的性能对比 | 第57页 |
| 5.3 基于Tire树的并行串匹配算法的优化技术测量 | 第57-59页 |
| 5.4 算法性能评价 | 第59-60页 |
| 5.5 本章小结 | 第60-61页 |
| 结论 | 第61-63页 |
| 参考文献 | 第63-67页 |
| 攻读硕士学位期间发表的学术论文 | 第67-69页 |
| 致谢 | 第69页 |