| 摘要 | 第5-7页 |
| ABSTRACT | 第7-8页 |
| 第一章 绪论 | 第11-17页 |
| 1.1 研究背景和意义 | 第11-12页 |
| 1.2 信道仿真仪的研究现状 | 第12-14页 |
| 1.3 论文的主要工作 | 第14页 |
| 1.4 论文组织结构 | 第14-17页 |
| 第二章 信道仿真仪的软硬件框架 | 第17-27页 |
| 2.1 信道仿真仪的软硬件平台 | 第17-21页 |
| 2.1.1 软件无线电相关知识 | 第17-18页 |
| 2.1.2 信道仿真仪的硬件平台 | 第18-20页 |
| 2.1.3 信道仿真仪的软件平台 | 第20-21页 |
| 2.2 FPGA总体的框架设计 | 第21-23页 |
| 2.2.1 信道卷积算法的框架 | 第21-22页 |
| 2.2.2 FPGA接口算法的简介 | 第22-23页 |
| 2.2.3 论文主要完成的模块 | 第23页 |
| 2.3 FPGA模块的验证方法 | 第23-25页 |
| 2.3.1 FPGA的软件仿真验证 | 第23-24页 |
| 2.3.2 FPGA的硬件仿真 | 第24-25页 |
| 2.4 本章总结 | 第25-27页 |
| 第三章 FPGA内插和卷积算法的实现和优化 | 第27-43页 |
| 3.1 插值算法 | 第27-34页 |
| 3.1.1 信道参数的插值计算 | 第27-29页 |
| 3.1.2 插值算法基础的设计 | 第29-30页 |
| 3.1.3 插值算法在FPGA的实现 | 第30-31页 |
| 3.1.4 基于硬件平台的仿真分析 | 第31-34页 |
| 3.2 卷积模块 | 第34-41页 |
| 3.2.1 无线信道仿真的卷积处理 | 第35页 |
| 3.2.2 MIMO信道卷积的过程 | 第35-37页 |
| 3.2.3 信道仿真仪卷积部分的设计 | 第37-39页 |
| 3.2.4 基于硬件平台的仿真分析 | 第39-41页 |
| 3.3 本章总结 | 第41-43页 |
| 第四章 FPGA间Aurora通信接口的实现 | 第43-59页 |
| 4.1 高速传输方式的发展以及现状 | 第43-45页 |
| 4.1.1 并行传输的瓶颈 | 第43-44页 |
| 4.1.2 高速串行传输方式的发展 | 第44-45页 |
| 4.2 基于Aurora协议的高速串行接口 | 第45-52页 |
| 4.2.1 Aurora协议简介 | 第45-46页 |
| 4.2.2 Aurora的传输模式 | 第46-47页 |
| 4.2.3 Aurora的块结构 | 第47-49页 |
| 4.2.4 帧的发送以及接收过程 | 第49页 |
| 4.2.5 数据和分隔块的格式 | 第49-50页 |
| 4.2.6 Aurora的流控制 | 第50-51页 |
| 4.2.7 Aurora的初始化和错误处理 | 第51-52页 |
| 4.3 高速串行Aurora接口的FPGA的设计和实现 | 第52-54页 |
| 4.3.1 高速串行Aurora接口的框架 | 第52-53页 |
| 4.3.2 Aurora IP核模块 | 第53-54页 |
| 4.4 Aurora接口的仿真测试 | 第54-57页 |
| 4.4.1 Modelism的软件仿真 | 第55页 |
| 4.4.2 硬件接口的内环测试 | 第55-56页 |
| 4.4.3 硬件接口的外环测试 | 第56-57页 |
| 4.5 本章总结 | 第57-59页 |
| 第五章 FPGA算法的资源评估以及多基带板的框架 | 第59-67页 |
| 5.1 FPGA的资源介绍 | 第59-62页 |
| 5.1.1 基础的逻辑资源 | 第59-60页 |
| 5.1.2 存储资源 | 第60页 |
| 5.1.3 时钟资源 | 第60-61页 |
| 5.1.4 I/O接口资源 | 第61页 |
| 5.1.5 内嵌的硬核资源 | 第61页 |
| 5.1.6 丰富的布线资源 | 第61-62页 |
| 5.2 信道仿真仪FPGA部分的资源评估 | 第62-64页 |
| 5.3 信道仿真仪多基带板的实现框架 | 第64-66页 |
| 5.4 本章总结 | 第66-67页 |
| 第六章 全文总结与展望 | 第67-69页 |
| 6.1 全文总结 | 第67-68页 |
| 6.2 未来展望 | 第68-69页 |
| 参考文献 | 第69-73页 |
| 缩略语表 | 第73-75页 |
| 致谢 | 第75页 |