Ka波段频率合成器技术研究
| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 第一章 引言 | 第9-15页 |
| 1.1 频率合成技术简介 | 第9-10页 |
| 1.2 频率综合器发展状况 | 第10-13页 |
| 1.3 本论文主要内容和结构 | 第13-15页 |
| 第二章 频率合成技术基本理论 | 第15-30页 |
| 2.1 间接频率合成技术（PLL）简介 | 第15-20页 |
| 2.1.1 锁相环的基本结构组成及工作原理 | 第15-17页 |
| 2.1.2 锁相环的传递函数 | 第17-18页 |
| 2.1.3 锁相环的噪声分析 | 第18-20页 |
| 2.2 直接数字式频率合成技术（DDS）简介 | 第20-26页 |
| 2.2.1 DDS基本结构及工作原理 | 第21-22页 |
| 2.2.2 DDS的技术特点分析 | 第22-26页 |
| 2.3 混合式频率合成技术简介 | 第26-29页 |
| 2.3.1 DDS+DS合成技术简介 | 第26-27页 |
| 2.3.2 DDS+PLL合成技术简介 | 第27-29页 |
| 2.4 本章小结 | 第29-30页 |
| 第三章 频率合成器设计方案分析及验证 | 第30-67页 |
| 3.1 DDS+PLL方案分析及验证 | 第30-41页 |
| 3.1.1 DDS+PLL方案设计分析 | 第30-33页 |
| 3.1.2 DDS+PLL方案指标估算 | 第33-35页 |
| 3.1.3 DDS+PLL方案实现 | 第35-39页 |
| 3.1.4 DDS+PLL实物测试及分析 | 第39-41页 |
| 3.1.5 方案小结 | 第41页 |
| 3.2 改进的DDS+PLL方案分析及验证 | 第41-66页 |
| 3.2.1 改进方案设计分析 | 第41-43页 |
| 3.2.2 改进方案指标估算 | 第43-46页 |
| 3.2.3 改进方案的电路实现 | 第46-66页 |
| 3.3 本章小结 | 第66-67页 |
| 第四章 系统测试及分析 | 第67-74页 |
| 4.1 测试平台及测试仪器 | 第67-68页 |
| 4.2 测试结果 | 第68-71页 |
| 4.3 测试结果分析 | 第71-73页 |
| 4.3.1 相位噪声测试结果分析 | 第71-72页 |
| 4.3.2 杂散测试结果分析 | 第72页 |
| 4.3.3 下一步工作建议 | 第72-73页 |
| 4.4 本章小结 | 第73-74页 |
| 第五章 总结 | 第74-75页 |
| 致谢 | 第75-76页 |
| 参考文献 | 第76-78页 |
| 攻读硕士学位期间取得的成果 | 第78-79页 |
| 附录 FPGA下位机程序 | 第79-89页 |
