基于FPGA的电子内窥镜视频处理系统的研究
| 摘要 | 第6-7页 |
| Abstract | 第7-8页 |
| 第1章 绪论 | 第12-18页 |
| 1.1 研究背景概述 | 第12-14页 |
| 1.1.1 内窥镜的发展与现状 | 第12-14页 |
| 1.2 研究意义 | 第14-15页 |
| 1.3 研究内容和目标 | 第15-18页 |
| 1.3.1 论文的主要工作 | 第15-16页 |
| 1.3.2 论文的章节结构 | 第16-18页 |
| 第2章 系统总体架构设计 | 第18-27页 |
| 2.1 FPGA技术概述 | 第18-20页 |
| 2.2 FPGA选型 | 第20-21页 |
| 2.3 摄像头方案 | 第21-22页 |
| 2.4 摄像头选型 | 第22-23页 |
| 2.5 视频接口标准简介 | 第23-25页 |
| 2.6 系统硬件总体方案 | 第25-26页 |
| 2.7 本章小结 | 第26-27页 |
| 第3章 系统主体的FPGA设计与实现 | 第27-55页 |
| 3.1 内窥镜视频图像模块设计 | 第27-37页 |
| 3.1.1 摄像头模块硬件电路解析 | 第27页 |
| 3.1.2 OV7725输入时序分析 | 第27-28页 |
| 3.1.3 视频采集模块设计 | 第28-30页 |
| 3.1.4 HDMI硬件电路设计 | 第30-31页 |
| 3.1.5 HDMI(&VGA)时序分析与仿真 | 第31-35页 |
| 3.1.6 3×3 Bayer阵列恢复设计 | 第35-36页 |
| 3.1.7 3×3窗口的优化 | 第36-37页 |
| 3.2 四路监控视频模块设计 | 第37-45页 |
| 3.2.1 TW2867芯片 | 第38-39页 |
| 3.2.2 TW2867硬件电路设计 | 第39页 |
| 3.2.3 TW2867时序分析 | 第39-40页 |
| 3.2.4 BT656解码模块设计 | 第40-42页 |
| 3.2.5 缩放模块设计 | 第42-43页 |
| 3.2.6 视频拼接模块设计 | 第43-45页 |
| 3.2.7 VGA硬件电路设计 | 第45页 |
| 3.3 DDR控制器模块设计 | 第45-49页 |
| 3.3.1 主流存储器简介 | 第45-46页 |
| 3.3.2 DDR3的硬件电路 | 第46页 |
| 3.3.3 MCB控制器时序分析 | 第46-48页 |
| 3.3.4 全地址空间测试及结果 | 第48-49页 |
| 3.4 千兆以太网模块设计 | 第49-53页 |
| 3.4.1 RGMII简介 | 第49-50页 |
| 3.4.2 基于VSC8601的RGMII方案 | 第50-51页 |
| 3.4.3 UDP协议 | 第51-53页 |
| 3.5 SD卡模块设计 | 第53-54页 |
| 3.6 本章小结 | 第54-55页 |
| 第4章 电子内窥镜系统硬件设计 | 第55-60页 |
| 4.1 EDA概述 | 第55页 |
| 4.2 信号完整性分析 | 第55-56页 |
| 4.3 系统高速PCB布局布线 | 第56-58页 |
| 4.3.1 高速差分信号布线设计 | 第57-58页 |
| 4.3.2 模拟部分走线 | 第58页 |
| 4.4 系统PCB板设计结果 | 第58-59页 |
| 4.5 本章小结 | 第59-60页 |
| 第5章 系统调试及结果分析 | 第60-65页 |
| 5.1 电子内窥镜模块调试 | 第60-61页 |
| 5.2 四路视频监控模块调试 | 第61-62页 |
| 5.3 系统整体调试及结果分析 | 第62-64页 |
| 5.4 本章小结 | 第64-65页 |
| 结论与展望 | 第65-67页 |
| 致谢 | 第67-68页 |
| 参考文献 | 第68-72页 |
| 攻读硕士期间发表的论文 | 第72页 |
