极化码性能研究及CA-SCL译码器的FPGA实现
| 摘要 | 第4-5页 |
| abstract | 第5-6页 |
| 缩略词 | 第13-14页 |
| 第一章 绪论 | 第14-20页 |
| 1.1 数字通信系统结构 | 第14-15页 |
| 1.2 信道编码技术的发展 | 第15-17页 |
| 1.2.1 香农信息论提出 | 第15页 |
| 1.2.2 编码技术的产生和演变 | 第15页 |
| 1.2.3 Turbo码 | 第15-16页 |
| 1.2.4 LDPC码 | 第16页 |
| 1.2.5 极化码 | 第16-17页 |
| 1.3 极化码技术的发展与研究现状 | 第17-18页 |
| 1.4 极化码译码器的研究现状 | 第18页 |
| 1.5 论文结构和内容安排 | 第18-20页 |
| 第二章 极化码与传统可迭代编码 | 第20-31页 |
| 2.1 Turbo码 | 第20-26页 |
| 2.1.1 Turbo码编码 | 第20-21页 |
| 2.1.2 码匹配交织器原理 | 第21-23页 |
| 2.1.3 码匹配交织器设计方法 | 第23页 |
| 2.1.4 Turbo码译码与性能分析 | 第23-26页 |
| 2.2 LDPC码 | 第26-29页 |
| 2.2.1 LDPC码基本原理 | 第26-27页 |
| 2.2.2 LDPC码的BP译码和性能分析 | 第27-29页 |
| 2.3 极化码 | 第29页 |
| 2.4 Turbo、LDPC和极化码技术比较 | 第29-31页 |
| 第三章 极化码的基本原理 | 第31-41页 |
| 3.1 极化码应用的信道模型 | 第31-32页 |
| 3.1.1 AWGN信道 | 第31页 |
| 3.1.2 BEC信道 | 第31-32页 |
| 3.1.3 BSC信道 | 第32页 |
| 3.2 极化码参数说明 | 第32-33页 |
| 3.2.1 对称信道容量 | 第32-33页 |
| 3.2.2 Bhattacharyya参数 | 第33页 |
| 3.3 信道极化 | 第33-40页 |
| 3.3.1 信道组合 | 第33-35页 |
| 3.3.2 信道分解 | 第35-36页 |
| 3.3.3 极化信道性质 | 第36-40页 |
| 3.4 本章小结 | 第40-41页 |
| 第四章 极化码的编码 | 第41-52页 |
| 4.1 极化码生成矩阵 | 第41-43页 |
| 4.2 信息位的选择 | 第43-48页 |
| 4.2.1 BEC方法 | 第43页 |
| 4.2.2 AWGN信道挑选方法 | 第43-45页 |
| 4.2.3 AWGN信道挑选方法性能比较 | 第45-47页 |
| 4.2.4 BSC信道挑选方法 | 第47-48页 |
| 4.3 极化码编码复杂度 | 第48页 |
| 4.4 极化码与RM码 | 第48-51页 |
| 4.4.1 RM码的编译码 | 第48-50页 |
| 4.4.2 RM码与极化码异同 | 第50-51页 |
| 4.5 本章小结 | 第51-52页 |
| 第五章 极化码的译码和性能分析 | 第52-69页 |
| 5.1 极化码SC译码 | 第52-54页 |
| 5.2 极化码BP译码 | 第54-56页 |
| 5.3 极化码SC改进译码方法 | 第56-62页 |
| 5.3.1 LR计算改进方法 | 第56-58页 |
| 5.3.2 SCL译码 | 第58-62页 |
| 5.3.3 循环冗余辅助CA-SCL译码 | 第62页 |
| 5.4 极化码仿真和译码方法性能比较 | 第62-68页 |
| 5.4.1 AWGN信道下仿真 | 第63-66页 |
| 5.4.2 BEC信道下仿真 | 第66-68页 |
| 5.4.3 BSC信道下仿真 | 第68页 |
| 5.5 本章小结 | 第68-69页 |
| 第六章 循环冗余SCL译码器设计与FPGA实现 | 第69-95页 |
| 6.1 FPGA设计流程 | 第69-71页 |
| 6.2 系统整体方案 | 第71-72页 |
| 6.3 数据表示与量化方案 | 第72-73页 |
| 6.3.1 数据表示方法 | 第72页 |
| 6.3.2 量化位数选择 | 第72-73页 |
| 6.4 循环冗余SCL译码器整体设计 | 第73-74页 |
| 6.5 循环冗余SCL译码器详细设计 | 第74-91页 |
| 6.5.1 LLR值计算模块 | 第75-80页 |
| 6.5.2 路径度量值计算模块 | 第80-82页 |
| 6.5.3 路径度量值排序模块 | 第82-84页 |
| 6.5.4 反馈模块 | 第84-88页 |
| 6.5.5 路径恢复模块 | 第88-89页 |
| 6.5.6 循环冗余校验模块 | 第89页 |
| 6.5.7 控制模块 | 第89-91页 |
| 6.6 译码器仿真测试 | 第91-94页 |
| 6.6.1 仿真平台搭建 | 第91-92页 |
| 6.6.2 译码器综合结果 | 第92-93页 |
| 6.6.3 译码器性能分析 | 第93-94页 |
| 6.7 本章小结 | 第94-95页 |
| 第七章 总结与展望 | 第95-97页 |
| 7.1 本文主要工作总结 | 第95-96页 |
| 7.2 后续工作展望 | 第96-97页 |
| 参考文献 | 第97-101页 |
| 致谢 | 第101-102页 |
| 在学期间的研究成果及发表的学术论文 | 第102-103页 |
| 附录A | 第103-104页 |
