| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 表格索引 | 第11-12页 |
| 插图索引 | 第12-14页 |
| 第一章 引言 | 第14-19页 |
| 1.1 可重构计算简介 | 第14-15页 |
| 1.2 可重构计算硬件平台介绍 | 第15-17页 |
| 1.3 典型可重构计算应用介绍 | 第17-18页 |
| 1.4 论文工作简介 | 第18-19页 |
| 第二章 面向 SVGA 源的百帧级 FPGA 人脸检测系统 | 第19-35页 |
| 2.1 研究背景及相关工作 | 第19-20页 |
| 2.2 人脸检测系统设计 | 第20-26页 |
| 2.2.1 系统整体介绍 | 第20-21页 |
| 2.2.2 图像输入及控制 | 第21页 |
| 2.2.3 图像缩放因子及阈值选择 | 第21-24页 |
| 2.2.4 图像缩放算法 | 第24页 |
| 2.2.5 人脸检测算法 | 第24-26页 |
| 2.2.6 IO 缓冲及图像输出控制设计 | 第26页 |
| 2.3 人脸检测系统实现 | 第26-30页 |
| 2.3.1 图像缩放算法实现 | 第26-27页 |
| 2.3.2 积分图计算流水线及缓冲器实现 | 第27-28页 |
| 2.3.3 特征值 ROM 实现 | 第28-29页 |
| 2.3.4 人脸检测电路实现 | 第29-30页 |
| 2.4 性能评测及分析 | 第30-33页 |
| 2.4.1 资源使用情况 | 第30-31页 |
| 2.4.2 图像缩放算法对比 | 第31页 |
| 2.4.3 图像缩放阈值对比 | 第31-32页 |
| 2.4.4 整体系统性能 | 第32-33页 |
| 2.5 本章小结 | 第33-35页 |
| 第三章 递归算法的并行 FPGA 实现 | 第35-56页 |
| 3.1 研究背景及相关工作 | 第35-36页 |
| 3.2 研究问题介绍 | 第36-41页 |
| 3.2.1 递归问题及应用 | 第37页 |
| 3.2.2 N-queen 问题简介 | 第37-38页 |
| 3.2.3 N-queen 问题并行化 | 第38-41页 |
| 3.3 系统结构研究 | 第41-52页 |
| 3.3.1 HGS 语言简介 | 第42-44页 |
| 3.3.2 初始模块介绍 | 第44页 |
| 3.3.3 控制模块介绍 | 第44-49页 |
| 3.3.4 执行模块介绍 | 第49-52页 |
| 3.4 实验结果评测 | 第52-55页 |
| 3.4.1 并行度性能比较 | 第52-53页 |
| 3.4.2 FPGA 与 CPU 性能比较 | 第53-54页 |
| 3.4.3 BRAM 与寄存器性能比较 | 第54-55页 |
| 3.5 本章小结 | 第55-56页 |
| 第四章 新型异构可重构计算体系结构及任务调度算法 | 第56-87页 |
| 4.1 研究背景及相关工作 | 第56-58页 |
| 4.2 可重构计算资源介绍 | 第58-64页 |
| 4.2.1 CAB 模型 | 第59-60页 |
| 4.2.2 CAB 选择 | 第60-61页 |
| 4.2.3 互联结构 | 第61页 |
| 4.2.4 路由机制 | 第61-64页 |
| 4.3 任务模型 | 第64-68页 |
| 4.4 调度机制 | 第68-72页 |
| 4.4.1 初始调度序列生成 | 第69-71页 |
| 4.4.2 调度序列局部优化 | 第71-72页 |
| 4.4.3 调度序列全局优化 | 第72页 |
| 4.5 性能评测及分析 | 第72-86页 |
| 4.5.1 测试芯片生成方案 | 第73-74页 |
| 4.5.2 测试用例系统简介 | 第74-77页 |
| 4.5.3 合成电路评测结果 | 第77-82页 |
| 4.5.4 真实电路评测结果 | 第82-86页 |
| 4.6 本章小结 | 第86-87页 |
| 第五章 全文总结 | 第87-89页 |
| 5.1 研究总结 | 第87-88页 |
| 5.2 研究展望 | 第88-89页 |
| 参考文献 | 第89-99页 |
| 致谢 | 第99-100页 |
| 攻读学位期间发表的学术论文目录 | 第100页 |