| 摘要 | 第3-4页 |
| Abstract | 第4页 |
| 1 绪论 | 第8-12页 |
| 1.1 研究背景及意义 | 第8页 |
| 1.2 研究现状和发展 | 第8-10页 |
| 1.3 论文研究内容和结构安排 | 第10-12页 |
| 2 中频转发模拟器的实现流程仿真 | 第12-34页 |
| 2.1 引言 | 第12页 |
| 2.2 中频转发模拟器的任务需求 | 第12-14页 |
| 2.3 中频转发模拟器三个模式的工作流程 | 第14-16页 |
| 2.4 目标中频回波模型建立 | 第16-18页 |
| 2.5 雷达回波转发的中频处理实现 | 第18-33页 |
| 2.5.1 多速率信号采样 | 第19-20页 |
| 2.5.2 数字下变频和FIR滤波器的实现 | 第20-24页 |
| 2.5.3 整数倍抽取和内插 | 第24-26页 |
| 2.5.4 单边带调制信号的处理 | 第26-28页 |
| 2.5.5 目标时延和多普勒的复数域实现 | 第28-29页 |
| 2.5.6 雷达回波和差通道加权 | 第29-30页 |
| 2.5.7 仿真结果分析与验证 | 第30-33页 |
| 2.6 本章小结 | 第33-34页 |
| 3 雷达中频转发模拟器的硬件设计 | 第34-46页 |
| 3.1 引言 | 第34页 |
| 3.2 硬件平台搭建 | 第34-37页 |
| 3.2.1 硬件方案需求 | 第34-35页 |
| 3.2.2 板卡方案设计 | 第35-37页 |
| 3.3 关键技术问题解决和实现 | 第37-44页 |
| 3.3.1 电源模块设计 | 第37-41页 |
| 3.3.2 时钟模块设计 | 第41-42页 |
| 3.3.3 高速信号线处理 | 第42-43页 |
| 3.3.4 模拟地和数字地分割 | 第43-44页 |
| 3.4 PCB设计与实现 | 第44-45页 |
| 3.5 本章小结 | 第45-46页 |
| 4 雷达中频转发模拟器的软件设计 | 第46-62页 |
| 4.1 引言 | 第46页 |
| 4.2 软件整体设计和任务划分 | 第46-47页 |
| 4.3 千兆以太网口程序设计 | 第47-51页 |
| 4.3.1 嵌入式三态以太网口硬核 | 第48-49页 |
| 4.3.2 千兆网口传输信息及协议规定 | 第49-50页 |
| 4.3.3 数据传输验证与实现 | 第50-51页 |
| 4.4 嵌入式处理器PowerPC总体设计 | 第51-57页 |
| 4.4.1 嵌入式处理器PowerPC硬核及EDK定制 | 第52-53页 |
| 4.4.2 软件开发套件SDK中任务分配与设计 | 第53-54页 |
| 4.4.3 加权查表法设计及流程 | 第54-55页 |
| 4.4.4 目标航迹计算及SDK程序实现 | 第55-57页 |
| 4.5 硬件描述语言程序设计和资源误差分析 | 第57-61页 |
| 4.5.1 硬件描述语言Verilog-HDL的总体设计 | 第58-59页 |
| 4.5.2 FIR滤波器IP核实现及资源分析 | 第59页 |
| 4.5.3 有限字长效应及误差分析 | 第59-61页 |
| 4.6 本章小结 | 第61-62页 |
| 5 工控机侧显示界面功能实现 | 第62-66页 |
| 5.1 引言 | 第62页 |
| 5.2 基于千兆网口的整体界面设计 | 第62-65页 |
| 5.2.1 基本波形测试模式 | 第63-64页 |
| 5.2.2 计算机下载任意波形并转发模式 | 第64页 |
| 5.2.3 实时采集雷达中频泄露信号并转发模式 | 第64-65页 |
| 5.3 本章小结 | 第65-66页 |
| 6 总体调试分析与结果验证 | 第66-72页 |
| 6.1 引言 | 第66页 |
| 6.2 硬件功能模块测试 | 第66-69页 |
| 6.2.1 ADC动态有效位测试 | 第66-67页 |
| 6.2.2 DAC无杂散动态范围测试 | 第67-68页 |
| 6.2.3 双端口SRAM功能测试 | 第68-69页 |
| 6.2.4 存储FLASH功能测试 | 第69页 |
| 6.3 总体功能实现结果和分析 | 第69-71页 |
| 6.4 本章小结 | 第71-72页 |
| 7 总结与展望 | 第72-74页 |
| 致谢 | 第74-75页 |
| 参考文献 | 第75-77页 |